[X]关闭
搜索

Xilinx MIG

文档创建者：用户名
浏览次数：5049
最后更新：2019-05-13
本帖最后由 用户名 于 2019-5-13 13:06 编辑

@admin 请教一个问题：
在使用Xilinx的MIG时，关于几个时钟的配置，虽然看了手册，但还是不十分清楚，请教一下各位，能否给一个详细的说明。
Clock Period指的是什么？（DDRx工作时钟？）
PHY to Controller Clock Ratio选择会影响什么？（决定用户时钟？）
Input Clock Period指的是什么？（必须是晶振时钟？还是指的是IP核输入时钟？）
Systm Clock指的是哪一个时钟？该怎么选？（）
Reference Clock该怎么选？（）
分配引脚时，该怎么选？（）
比如：我的板子只有一个100M差分晶振，用户逻辑需要用50M时钟控制IP核，那么我该怎么配置呢？


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有帐号？立即注册

x
回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

XILINX 官网| 站点统计| Archiver| 手机版| 米联客品牌主页|
版权所有 UISRC.COM Copyright © 2023-2026, 常州一二三电子科技有限公司. ( 苏ICP备19046771号-2 ) 站点内容版权归常州一二三电子科技有限公司所有，如侵犯您的权益，请联系客服处理