Sobel边缘检测，学的有点懵，对数据流的走向弄不明白了 - AMD-FPGA - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

Sobel边缘检测，学的有点懵，对数据流的走向弄不明白了

文档创建者：wzy96321

浏览次数：4273

最后更新：2019-03-20

MZ702A的 HLS sobel边缘检测，我学蒙了，这是sobel边缘检测。

一、VDMA1出来的MM2S给sobel检测，sobel检测IP出来的数据还给VDMA1。下面是我有疑问的地方：首先，那VDMA0 数据来自于哪里，AXI-LITE，而axi-lite来自于AXI-interconnector，这个ip的数据来自于zynq的axi-GP0，zynq的数据来自于AXI-smart，smart的数据来自于VDMA1的S2MM，我说的对吗？

二、数据在ZYNQ通过HP0到GP0是不是进行了一次PL到PS的数据转换？

三、我存入SDK的原始图片数据，是从哪里开始放入这个检测系统的？

请懂得大哥给讲解一波

本帖子中包含更多资源

您需要登录才可以下载或查看，没有帐号？立即注册

x

回复

使用道具举报

发表评论已发布 2 条

发表于 2019-3-12 19:37:58 | 显示全部楼层

本帖最后由 mlink_fae 于 2019-3-12 19:40 编辑

请看手工图片分析

本帖子中包含更多资源

您需要登录才可以下载或查看，没有帐号？立即注册

x

回复支持反对

使用道具举报

发表于 2019-3-20 08:53:58 | 显示全部楼层

mlink_fae 发表于 2019-3-12 19:37
请看手工图片分析

Thanks，我懂了

回复支持反对

使用道具举报