设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»技术社区 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 6243 人浏览分享

开启左侧

如何在Schematic的RTL视图找到综合器件对应的源码？

[复制链接]
6243 4
本帖最后由 落单的骆驼 于 2018-8-30 09:27 编辑

这个是我在米联客板子MZ702N的HDMI例程，所综合出的Schematic的RTL视图，我感觉源码里并没有对应着KEY_IBUF的部分，也没有对应着LED_OBUF的部分，这一块是布线后自动生成的吗？ 另外 如何从RTL视图中的器件上如何反馈出程序里对应这块的源码啊？


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 4

uisrc  管理员  发表于 2018-8-30 09:33:47 | 显示全部楼层
这个我回答不了，抱歉。。。
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
落单的骆驼  新手上路  发表于 2018-8-30 09:45:38 | 显示全部楼层
admin 发表于 2018-8-30 09:33
这个我回答不了，抱歉。。。

大佬，是我这个问题太low了吗  我真的特别想知道  vivado 能从RTL视图中综合出的器件里看到所对应的verilog码吗？

举报 使用道具

回复 支持 反对
逗号123  新手上路  发表于 2018-8-31 16:36:16 | 显示全部楼层
落单的骆驼 发表于 2018-8-30 09:45
大佬，是我这个问题太low了吗  我真的特别想知道  vivado 能从RTL视图中综合出的器件里看到所对应的veril ...

你可以写一点代码，然后看综合的结果是啥，或者网上查下相关资料，来学习，这里面是不能这么搞的，我当初是这么学的，你要是找到相关方法，记得提醒我，我也学学。。哈

举报 使用道具

回复 支持 反对
落单的骆驼  新手上路  发表于 2018-9-3 15:45:28 | 显示全部楼层
逗号123 发表于 2018-8-31 16:36
你可以写一点代码，然后看综合的结果是啥，或者网上查下相关资料，来学习，这里面是不能这么搞的，我当初 ...

谢谢您！

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

落单的骆驼
新手上路

0

关注

1

粉丝

1

主题
精彩推荐
vitis 2021.1 zynq flash固化bug解决方法
vitis 2021.1 zynq flash固化bug解决方法
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
【NEWS】米联客-安路DR1飞龙FPSOC开发板MLK-L2-CZ06M/P，应用于自动化电力控制等领域
【NEWS】米联客-安路DR1飞龙FPSOC开发板MLK
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版