请选择 进入手机版 | 继续访问电脑版
[X]关闭

fpga io电压不一致的设计

文档创建者:uisrc
浏览次数:9948
最后更新:2019-01-29
关于fpga 的bank io电压有时候和通信芯片电压不一致的情况,总结了一些经验。1.对3.3v低速信号,可以串接一个电阻,比如100欧姆给2.5v的bank。如果是1.8v和1.5v的bank由于差异太大要么串接更大的电阻,但是对速度限制变大,可以用io电平转换芯片。2.对于lvds的信号,一般串接电容就可以耦合了,实现电平转换,本人设计的开发板可以实现1.8v的lvds加电容驱动显示器的tmsd3.3v的lvds标准,反之也可以,以上是本人的一些经验,欢迎分享。搭车时间拿起手机发帖

发表评论已发布 3

红冰铁衣

发表于 2018-5-5 12:48:47 来自手机 | 显示全部楼层

(3.3-2.5)/100=7ma,如果太多的口同时这么接怕是不行的吧

红冰铁衣

发表于 2018-5-5 12:49:22 来自手机 | 显示全部楼层

红冰铁衣 发表于 2018-5-5 12:48
(3.3-2.5)/100=7ma,如果太多的口同时这么接怕是不行的吧

8

sanford

发表于 2019-1-29 11:33:21 | 显示全部楼层

FPGA有不同的BANK,可以接不同的电压,可达到IO电压不一致的转换目的
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则