PCIE_CH04 XAPP1052 FIFO回传及TLP乱序讨论

uisrc · 发表于 PCIE专题 2018-1-4 23:32:22

笔者本来这节课需要实现经过FIFO 数据回传，然后再实现传图，但是在测试的过程中发现从PC发送过来的PCIE数据包会乱序。所以笔者将本课题内容修改为《 XAPP1052 数据回传以及乱序问题》以一种探索知识的态度和大家一起探索PCIE开发种的乐趣。

视频课程链接：https://pan.baidu.com/s/1miquVd2 密码：wfba

PDF课程链接：https://pan.baidu.com/s/1sll0Uj7 密码：824p
MIZ7035 CODE链接：https://pan.baidu.com/s/1kVahZ6J 密码：h3r8
上位机CODE链接：https://pan.baidu.com/s/1jJfrb5G 密码：ysqs

士兵阿正 · 发表于 2023-3-24 23:24:26

pcie乱序是这个总线高效的基础，一般就是利用TAG字段做乱序管理。报文乱序的类型就两种，同一个TAG被RCB边界或MPLD字段拆成不同的报文的这种完成报文一定是顺序的，但不同的TAG会有可能乱序返回。处理场景也由于不同的DMA场景，也不一样，比如目的地址是DDR，那么逻辑侧无需进行乱序处理，直接按照完成报文的TAG映射的地址写入DDR中，然后再顺序读走即可。如果类似于是AURORA这种（数据中心或者5G这种应用场景对延时非常敏感，缓存一帧或者一个超帧在处理基本上就凉凉了），那么就需要做乱序重拍，就会有TAG管理，流量控制这些机制，反倒是挂DDR的DMA引擎设计难度低一些

微信扫一扫分享朋友圈

PCIE_CH04 XAPP1052 FIFO回传及TLP乱序讨论

评论 1

微信扫一扫 分享朋友圈

PCIE_CH04 XAPP1052 FIFO回传及TLP乱序讨论

评论 1

微信扫一扫分享朋友圈