设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»技术社区 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 3781 人浏览分享

开启左侧

altera max10某个管脚做下delay

[复制链接]
3781 0
想对某个输入IO做一点时延，或者对不是专用时钟（只有专用时钟才能经过PLL调相）输入的时钟做下相位的调整，不知道有没有什么办法，求解惑，谢谢！！！

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

中国的孩子
新手上路

0

关注

2

粉丝

8

主题
精彩推荐
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
针对VITIS无法支持的以太网芯片的LWIP库修改方法以（YT8531DH为例）
针对VITIS无法支持的以太网芯片的LWIP库修
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
关于shell脚本的学习
关于shell脚本的学习
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版