设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 4026 人浏览分享

开启左侧

altera pll应用报错

[复制链接]
4026 0
本帖最后由 中国的孩子 于 2016-11-10 14:17 编辑

Error (176554): Can't place  PLL "ch0_pll:ch0_pll_inst|altpll:altpll_component|ch0_pll_altpll:auto_generated|pll1" -- I/O pin ch0_pclk (port type INCLK of the PLL) is assigned to a location which is not connected to port type INCLK of any PLL on the device
各位帮忙看下是什么问题，有点晕，谢谢
个人感觉应该是PLL的输入应该是一些专有的管脚，比如CLKn,CLKp，而不能随便去用,如通用IO或者DPCLK等。



举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

中国的孩子
新手上路

0

关注

2

粉丝

8

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版