问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 4979 人浏览分享

开启左侧

关于wire语句的一点疑问?

[复制链接]
4979 1
图中wire只定义了“wire [7:0]sine”,可是为什么会有后面的赋值语句“assign sine_reg=sine[6:0]”呢?
sine_reg没有定义啊,而且为什么是sine[6:0]呢,不是[7:0]sine吗?

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×

评论 1

Yeran  新手上路  发表于 2016-11-2 22:47:47 | 显示全部楼层
wire [7:0] sine;
wire [6:0] sine_reg;

assign sine_reg = sine[6:0];//sine[7] unconnected !

/*

相当于这样, assign左边的信号可以省略不声明

*/
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

1

粉丝

4

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版