设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 8345 人浏览分享

开启左侧

fifo 读数据

 火 [复制链接]
8345 6
悬赏1积分未解决
我用fpga内部时钟将128个64bit的数据写入fifo,用fpga外部引脚输入的512个时钟脉冲（外部时钟脉冲不是一直有的，而且占空比在20%左右）按16bit 读取fifo数据，rd_en有效后，开始给时钟脉冲，为什么前四个时钟脉冲读不上数据，前四个数据都是0，正常的话不是第一个时钟脉冲无效吗？？

举报 使用道具

回复

评论 6

shiwuge  新手上路  发表于 2016-8-15 13:07:56 | 显示全部楼层
我觉得你最好把代码和仿真图都贴出来，方便大家讨论！

举报 使用道具

回复
lichen55212  新手上路  发表于 2019-7-30 21:45:09 | 显示全部楼层
个人觉得应该复位的原因吧，FIFO复位前几个时钟不能进行读写操作，你把数据打几拍再写入FIFO试试

举报 使用道具

回复
uisrc  管理员  发表于 2019-7-30 22:06:36 | 显示全部楼层
FIFO 工作会有延迟的，你最好看看FIFO的datasheet ，FIFO输出的有效数据可以用valid 信号观察，当valid为1的时候代表FIFO的数据有效。
越努力越幸运！加油！

举报 使用道具

回复
占李洋  新手上路  发表于 2019-9-21 13:54:13 | 显示全部楼层
fifo写入与读取位宽不一样大时，有点不一样，确实有需要延时的必要，仿真一下就好了

举报 使用道具

回复
con  新手上路  发表于 2019-9-23 16:26:49 | 显示全部楼层
延迟问题吧，读操作脉冲给的时序不对

举报 使用道具

回复
孙玉萌  新手上路  发表于 2019-10-10 08:32:37 | 显示全部楼层
用 FIFO 的valid信号和你的读时钟“与”一下来作为读时钟试试。

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

狂羁青马
新手上路

0

关注

3

粉丝

14

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版