设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 2645 人浏览分享

开启左侧

Miz702教程第八章:EMIO管脚约束问题

[复制链接]
2645 0
本人最近在看Miz702第八章软硬件调试的内容。在 Create a HDL wrapper后教程中说生成的顶层文件中，gpio_0_tri_io 是配置的 EMIO。教程中的截图如下所示：



可是我在生成顶层文件后，配置的EMIO变成了两个，分别是：gpio_0_tri_i和gpio_0_tri_o  截图如下所示



教程接下来的步骤是对EMIO管脚的约束，如下所示：


那么按照我生成的顶层文件，它有gpio_0_tri_i和gpio_0_tri_o，我应该怎么写管脚约束呢？我使用的软件是Vivado2015.1版本

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

SJY0109
新手上路

1

关注

1

粉丝

2

主题
精彩推荐
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR篇连载-05uifdma_dbuf 3.0 IP 介绍
[米联客-XILINX-H3_CZ08_7100] FPGA_PL-DDR
【活动促销】国产安路FPGA高端开发板12GSDI 4K HDMI ISP算法等应用方案和教程震撼发布
【活动促销】国产安路FPGA高端开发板12GSDI
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版