vivado2015.4 ps 的spi做emio，ssin 需要拉高的问题 - AMD-FPGA - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

vivado2015.4 ps 的spi做emio，ssin 需要拉高的问题

文档创建者：开开心心做设计

浏览次数：3406

最后更新：2016-05-27

我是参考亚当的博客，他使用的是vivado2013.4，ps的spi做emio的时候，ssin只有一个管脚，而2015.4ssin是一组管脚，将ssin in拉高后，多出来几个端口需要分配管教，请问在2015.4上怎么做ps的spi实验呢？

回复

使用道具举报

发表评论已发布 1 条

发表于 2016-5-27 20:14:49 | 显示全部楼层

没有明白，最好把问题写详细一些

越努力越幸运！加油！

回复支持反对

使用道具举报