设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»技术社区 › 技术博文› FPGA编程入门
FPGA编程入门
收藏本版 (2)

今日: 0|主题: 24|排名: 2 

| 最新 | 热门 | 热帖 | 精华
新窗
筛选:  全部主题 全部时间 排序:  热门
预览 20 FPGA知识_初识FPGA
UT发布  2024-8-15| 最后发表: FPGA课程 2024-8-15 13:30 1673 0 0
预览 21 FPGA知识_解密XILINX FPGA 基本单元CLB
UT发布  2024-8-15| 最后发表: FPGA课程 2024-8-15 13:48 2847 0 0
预览 22 FPGA知识_解密FPGA的加法逻辑运算
UT发布  2024-8-15| 最后发表: FPGA课程 2024-8-15 14:03 2299 0 0
预览 23 FPGA知识_认识时序逻辑和组合逻辑代码
UT发布  2024-8-15| 最后发表: FPGA课程 2024-8-15 14:33 1867 0 0
预览 24 FPGA知识_认识FPGA中的状态机
UT发布  2024-8-15| 最后发表: FPGA课程 2024-8-15 14:38 1984 0 0
预览 01 Verilog语法_Verilog_HDL语言简介
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:19 2698 0 0
预览 02 Verilog语法_基本设计方法
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:20 3103 0 0
预览 03 Verilog语法_基础语法
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:20 3238 0 0
预览 04 Verilog语法_数据类型及表达式
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:21 2873 0 0
预览 05 Verilog语法_过程结构与赋值
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:21 3200 0 0
预览 06 Verilog语法_时序控制与语句块
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:22 2886 0 0
预览 07 Verilog语法_条件与循环语句
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:22 3183 0 0
预览 08 Verilog语法_模块端口与例化
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:22 3384 0 0
预览 09 Verilog语法_竞争与冒险
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:27 3260 0 0
预览 10 Verilog语法_一般设计规范
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:28 3074 0 0
预览 11 Verilog语法_函数与任务
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:28 2371 0 0
预览 12 Verilog语法_仿真文件设计
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:29 3178 0 0
预览 13 Verilog语法_流水线设计
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:30 3293 0 0
预览 14 Verilog语法_同步与异步设计
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:30 3473 0 0
预览 15 Verilog语法_跨时钟域设计
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:31 3225 0 0
下一页 »
12下一页
 返 回
图文推荐


  • 微信公众平台

  • 扫描访问手机版