设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»技术社区 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 10371 人浏览分享

开启左侧

MMCM时钟管脚约束

[复制链接]
10371 0
米联客-汤工  新手上路  发表于 2021-5-10 22:16:22 | 显示全部楼层
时钟是在全家时钟输入的吗？实现使用clock wizard配置下 把输入时钟设置为global

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

张亚洲

0

关注

0

粉丝

1

主题
精彩推荐
vitis 2021.1 zynq flash固化bug解决方法
vitis 2021.1 zynq flash固化bug解决方法
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
【NEWS】米联客-安路DR1飞龙FPSOC开发板MLK-L2-CZ06M/P，应用于自动化电力控制等领域
【NEWS】米联客-安路DR1飞龙FPSOC开发板MLK
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版