设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

FPGA+AI工程师技术社区»FPGA社区 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 9713 人浏览分享

开启左侧

在使用MiS603开发板的千兆位RGMII测试程序时，对时序的疑惑

[复制链接]
9713 0
RZJM  版主  发表于 2015-12-25 14:12:57 | 显示全部楼层
vivado 下
# timing constraints
create_clock -period 10.000 -name clk_100 [get_ports clk_100]

set_false_path -from [get_clocks zed_audio_clk_48M] -to [get_clocks clk_100]
set_false_path -from [get_clocks clk_100] -to [get_clocks zed_audio_clk_48M]


参考下吧 不知道是不是和你的问题相关

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Alexander0108

0

关注

1

粉丝

4

主题
精彩推荐
米联客MLK-H3-7035|7045|7100 开发板
米联客MLK-H3-7035|7045|7100 开发板
YOLO、YOLO11介绍
YOLO、YOLO11介绍
2025FPGA创新设计大赛-安路赛道 赛题3赛题4资料下载
2025FPGA创新设计大赛-安路赛道 赛题3赛题4
米联客新版UDP例程验证时,上位机无法打开端口处理方法
米联客新版UDP例程验证时,上位机无法打开端
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版