设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

FPGA+AI工程师技术社区»FPGA社区 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 8125 人浏览分享

开启左侧

新手求助-IO时序约束

[复制链接]
8125 2
米联大哥们：
  麻烦说下附件中input_delay约束为什么是这样的；
  我按照DDR源同步中心对齐输入接口约束的值为：-max 2.8；-min -1.2；

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 4

kkkkkk~  新手上路  发表于 2019-11-4 16:28:25 | 显示全部楼层
我按照方法2进行约束后，vivado直接报告setup违规，请看附件。

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复 支持 反对
kkkkkk~  新手上路  发表于 2019-11-6 20:51:28 | 显示全部楼层
msxbo 发表于 2019-10-30 17:23
以下分析我不确定我是否分析的正确，后面我会验证，先把这个思路提供给大家思考

我按照方法2进行约束后，vivado直接报告setup违规，请看附件

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

kkkkkk~
新手上路

0

关注

0

粉丝

1

主题
精彩推荐
米联客MLK-H3-7035|7045|7100 开发板
米联客MLK-H3-7035|7045|7100 开发板
YOLO、YOLO11介绍
YOLO、YOLO11介绍
2025FPGA创新设计大赛-安路赛道 赛题3赛题4资料下载
2025FPGA创新设计大赛-安路赛道 赛题3赛题4
米联客新版UDP例程验证时,上位机无法打开端口处理方法
米联客新版UDP例程验证时,上位机无法打开端
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版