设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»技术社区 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 14597 人浏览分享

开启左侧

DDR3数据读取写入问题

[复制链接]
14597 1
uisrc  管理员  发表于 2019-9-28 17:23:37 | 显示全部楼层
DDR3的BANK0 是指哪一个位置？为什么要这样操作。
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
uisrc  管理员  发表于 2019-9-29 09:39:48 | 显示全部楼层
1、单独对一个BANK操作不清楚如何进行
2、FDMA支持同时读写DDR，FDMA使用到了FIFO，实际DDR的某一个时刻也是只是写或者读的。
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

gp2067

0

关注

2

粉丝

5

主题
精彩推荐
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
针对VITIS无法支持的以太网芯片的LWIP库修改方法以（YT8531DH为例）
针对VITIS无法支持的以太网芯片的LWIP库修
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
关于shell脚本的学习
关于shell脚本的学习
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版