设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»技术社区 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 7068 人浏览分享

开启左侧

AXI DMA接收数据后拉低ready信号原因

[复制链接]
7068 0
uisrc  管理员  发表于 2018-8-28 15:14:42 | 显示全部楼层
什么型号的开发板？我们测试下代码。
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

没落骑士

0

关注

2

粉丝

6

主题
精彩推荐
zynq7015 PS 502bank 与外部DDR3的引脚配置
zynq7015 PS 502bank 与外部DDR3的引脚配置
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
针对VITIS无法支持的以太网芯片的LWIP库修改方法以（YT8531DH为例）
针对VITIS无法支持的以太网芯片的LWIP库修
vitis2023.1版本lwip的移植，无法创建lwip_ech_server工程
vitis2023.1版本lwip的移植，无法创建lwip_
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版