[X]关闭
搜索

米联客MLK-F11-CK03 (MK7325FB)AMD FPGA开发平台硬件手册

文档创建者：uisrc
浏览次数：1538
最后更新：2023-09-08
HW硬件板卡
开发平台: 2_MLK-Fx
1 整体概述

Kintex MK7325FB系列开发平台是米联电子推出的一款高端产品。
主要特色是：
1)       高性价比：
核心板集成电源管理：1.0V核心电源，最大输出24A
核心板+底板设计:用户基于核心板设计功能底板（提供底板设计方案）。降低项目底板设计难度和生产成本，加速项目开发。
2)       设计紧凑：核心板68(mm)x80(mm)x9.5(mm)，底板200(mm)x115.5(mm)。
3)       资源丰富：
主芯片：XC7K325T-2FFG900I
DDR：2GB  DDR3（4片512M），数据时钟1600Hz*64bit
高性能接口:
  
u  PCIE2.0         X2
  		  
u  SFP+           X4
  
  
u  USB3.0         X1
  		  
u  HDMI          X2
  
  
u  千兆网         X2
  		  
u  FEP            X4
  
核心板接出HR BANK 5个共240GPIO/120对差分对(BANK12/13电压ADJ,BANK15/16电压3V3，BANK18电压ADJ)；HR BANK全部组内做5mil等长。
ADJ电压：1.8V-3.3V可调(ADJ BANK电压默认1V8)；                    
4路GTX高速收发器：包括16组GTX差分对和8对GTX CLK。
4)  DEMO丰富：PCIE通信、千兆/万兆光通信、图像采集处理等
5)  免费源码：购买板子的用户免费获得设计源码及视频课程。
6)  贴心技术支持：为客户提供开发板相关的硬件和软件技术支持，加速产品化开发过程。
2 应用领域及人群
  
n  高速数据通信
  		  
n  机器视觉、工业控制
  
  
n  视频采集、视频输出、消费电子
  		  
n  项目研发前期验证
  
  
n  电子信息工程、自动化、通信工程等电子类相关专业开发人员学习
  
3 硬件配置
名称
具体参数
FPGA
XC7K325T-2FFG900I
DDR3
2GB(单片512MB*4片)，数据时钟1600MHz*64bit
FLASH
256Mbit  FLASH，用于固化程序，存放数据
晶振
100MHz差分时钟（默认NC）；100M单端时钟；
  
底板板载一颗可编程时钟芯片，为GTX信号提供时钟源
电源管理
核心板集成电源管理，内核1.0V，提供24A电流能力
PCIE 接口
PCIE 2.0 X8
SFP+接口
4路SFP+，单路最大支持10.3125Gbps
HDMI接口
1路HDMI输入，1路HDMI输出，支持1080P
千兆以太网
2路千兆以太网
USB 3.0 接口
一路USB 3.0 DEVICE                          
USB 串口
底板具有一路USB-232串口
JTAG接口
使用下载器进行调试和下载
FEP接口
FEPX4 ，提供96个GPIO/48对差分，4对GTX
LED
底板3个，核心板3个                                                                                                                                                                                                                                                                        
按键
底板3个，核心板1个
外形
核心板68(mm)x80(mm)x9.5(mm)，底板210(mm)x115.5(mm)
连接器
FX10A-168S-SV x2，FX10A-140S/14-SVx1
电源
DC-12V/5A


4 开发板图示
注意：示意图只标识芯片位置，并不代表实物，使用者请根据实际使用板卡进行开发。
1:核心板
MK7325FB核心板正反面：
image.jpg
2:开发板
image.jpg

5 开发板功能描述1: Kintex XC7K325T-2FFG900I
image.jpg
MLK-CK03核心板搭载了一颗Xilinx Kintex-7 FPGA片 XC7K325T-2FFG900I。
此芯片封装是FFG900，速度等级是-2，温度等级是工业级。
表5-1-1 FPGA芯片资源
名称
具体参数
Logic Cells
326,080
Slices
50950
Total Block RAM
16020
DSP48 Slices
840
CLB Flip-Flops
407,600
GTX Transceivers
16对GTX
速度等级
-2
温度等级
工业级

2:内存DDR3
image.jpg
核心板搭载了4片镁光（Micron）DDR3内存。单片DDR内存大小是512MB ，数据接口是16bit，四片DDR3内存共有2GB。内存数据主频高达1600MHZ，数据带宽可达1600MHz*64bit。
表5-2-1  DDR3 SDRAM
  
开发板型号
  
DDR型号
DDR容量
厂家
位号
核心板（工业级）
MT41K256M16TW-107 IT
单片512MB，4片共2CB
Micron
U3、U4、U5、U6
开发板采用高速布线，DDR3 的硬件设计需要严格考虑信号完整性，开发板的电路及 PCB 设计已经充分考虑了匹配电阻/终端电阻，走线阻抗控制，走线等长控制，以确保DDR3稳定工作。
DDR3原理图如下：
image.jpg
3:PROM SPI FALSH
image.jpg

MLK-CK03核心板具有1片4bit SPI FLASH，型号是S 2 5 F L 2 5 6 S A G NF I 0 0。FLASH可用于保存数据和代码，初始化PL部分子系统。
S 2 5 F L 2 5 6 S A G N F I 0 0主要技术参数
• 256Mbit
• x1, x2, and x4 支持
• 工作于 3.3V
表5-2-2-1 FLASH 型号
  
位号
  
芯片型号
容量
厂家
IC1(核心板)
S 2 5 F L 2 5 6 S A G  N F I 0 0
256Mbit
Micron

QSPI-FLASH管脚定义如下：
表5-2-2-2FLASH 的管脚定义
  
Signal  Name
  
Description  
FPGA  Pin
QSPI  Pin
FLASH_IO0
Data0
AC7
5
FLASH_IO1
Data1
AB7
2
FLASH_IO2
Data2
AA7
3
FLASH_IO3
Data3
Y7
7
FLASH_CLK
Serial Data Clock
AA9
6
FLASH_nCS
Chip Select
U7
1
QSPI-FLASH原理图如下：

image.jpg
[url=]4:核心板时钟
核心板时钟1：100MHz单端时钟
[/url]
image.jpg
表5-3-1-1 100MHz单端时钟管脚定义
  
位号
  
Signal  Name
FPGA  Pin
XT1 (核心板)
CLK_100M
AD12
EMCCLK(默认NC)
R24
核心板时钟2：100MHz差分时钟(默认NC)
image.jpg
表5-3-1-2 100MHz差分时钟管脚定义
  
位号
  
Signal  Name
FPGA  Pin
XT5 (核心板)
CLK_100M+
T26
CLK_100M-
T27

5:底板时钟
image.jpg image.jpg
底板板载可编程时钟芯片为高速收发器 GTX提供可编程时钟源。可编程芯片生成两对差分时钟，分别是（MGT118_CLK1_P、MGT118_CLK1_N）、（MGT117_CLK1_P 、MGT117_CLK1_N）。
其中（MGT118_CLK1_P、MGT118_CLK1_N）用于通过SFP+接口时钟。
表5-3-2-1 时钟芯片
  
位号
  
芯片型号
厂家
U160、SW4(底板)
CDCM61002
TI
可编程时钟芯片原理图如下：
image.jpg

可编程时钟芯片管脚定义如下
表5-3-2-2 可编程时钟管脚定义(底板)
  
Signal  Name
  
FPGA  Pin
MGT118_CLK1_P
E8
MGT118_CLK1_N
E7
MGT117_CLK1_P
J8
MGT117_CLK1_N
J7

时钟选择模式开关对应模式如下：

表5-3-2-3 可编程时钟模式
  
Prescale
  
Divider
  
Feedback
  
Divider
PR1/PR0
VCO
  
MHz
Output
  
Divider
OD2/OD1
  
/OD0
Output
  
MHz
Application
4
20
11
2000
8
111
62.5
GigE
3
24
00
1800
8
111
75
SATA
3
24
00
1800
6
101
100
PCIE
4
20
11
2000
4
011
125
GigE
3
24
00
1800
4
011
150
SATA
3
25
10
1875
4
011
156.25
10GigE
5
15
01
1875
2
001
187.5
12GigE
3
24
00
1800
3
010
200
PCIE
4
20
11
2000
2
001
250
GigE
3
25
10
1875
2
001
312.5
XGMII
3
25
10
1875
1
000
625
10GigE
6:系统复位
芯片支持上电复位，复位整个芯片。
image.jpg
7:核心板电源
核心板集成电源管理，+12V电源输入通过村田电源芯片产生1.0V的核心电源，输出电流高达24A，满足FPGA核心电压的电流需求。
核心板电源启动顺序示意图如下：
image.jpg
官方时序要求如下：具体可见赛灵思DC-AC手册
image.jpg
电源对应功能如下：
表5-5-1-1 电源功能对应表
  
电源
  
功能
1.0V
VCCINT、MGTAVCC   
1.2V
MGTAVTT
5V
除内核电源外其他电源的供电电源
1.8V
MGTVCCAUX、VCCAUX
3.3V
3.3V_VCCIO
1.35V
DDR_VCCIO
ADJ_VCCIO
默认1.8V(1.8V-3.3V可调)
VCCADJ
默认1.8V(1.8V-3.3V可调)
DDR_VTT
0.6V
8:底板电源
底板集成电源管理，电源输入12V，输出1.8V、3.3V、5V。
9:USB to UART
image.jpg

底板具有一路CP2104转串口，用于开发板串口通信和调试。
表5-6 USB TO UART 管脚定义
  
位号
  
Signal  Name
Description  
FPGA  Pin
CP2104  Pin
U4、U35(底板)
UART_TXD
TX
AA26
21
UART_RXD
RX
Y26
20      
[url=]10:USB3.0 DEVICE
image.jpg



底板具有一路USB3.0DEVICE，使用芯片型号FT601Q-B-T，可用于USB3.0通信。
表5-7-1 USB3.0 DEVICE
  
位号
  
芯片型号
厂家
U10(底板)
FT601Q
FTDI


image.jpg

表5-7-2  USB TO UART 管脚定义
  
Signal  Name
  
Description  
FPGA  Pin
FT601Q  Pin
Usb3.0接口
PAM3101
USBSS_CLK
CLK
K28
58


USBSS_BE0
BE0
K29
4


USBSS_BE1
BE1
N25
5


USBSS_BE2
BE2
N26
6


USBSS_BE3
BE3
P21
7


USBSS_RESERVED
RESERVED

19


USBSS_TXE
TXE
P22
8


USBSS_RXF
RXE
M29
9


USBSS_OE
OE
N29
13


USBSS_RD
RD
L28
12


USBSS_WR
WR
M28
11


USBSS_SIWU
REV
M30
10


USBSS_WAKEUP
INT
N30
16


USBSS_VBUS
VBUS


1

USBSS_EN
EN
J22


3
USBSS_SSRX_p
RIDP

35
10

USBSS_SSRX_n
RIDN

34
9

USB3_TOD_p
  
(USBSS_SSTX_p )
TODP

32
7

USB3_TOD_n
  
(USBSS_SSTX_n )
TODN

31
6

USBSS_D_p
DP

23
3

USBSS_D_n
DM

25
2

USBSS_SCL
SCL
N27
17


USBSS_SDA
SDA
M27
18


USBSS_D0
DATA_0
L21
40


USBSS_D1
DATA_1
K21
41


USBSS_D2
DATA_2
L22
42


USBSS_D3
DATA_3
L23
43


USBSS_D4
DATA_4
L25
44


USBSS_D5
DATA_5
K25
45


USBSS_D6
DATA_6
M22
46


USBSS_D7
DATA_7
M23
47


USBSS_D8
DATA_8
N21
50


USBSS_D9
DATA_9
N22
51


USBSS_D10
DATA_10
J29
52


USBSS_D11
DATA_11
H29
53


USBSS_D12
DATA_12
K23
54


USBSS_D13
DATA_13
K24
55


USBSS_D14
DATA_14
P23
56


USBSS_D15
DATA_15
N24
57


USBSS_D16
DATA_16
M20
60


USBSS_D17
DATA_17
L20
61


USBSS_D18
DATA_18
L30
62


USBSS_D19
DATA_19
K30
63


USBSS_D20
DATA_20
N19
64


USBSS_D21
DATA_21
N20
65


USBSS_D22
DATA_22
J23
66


USBSS_D23
DATA_23
J24
67


USBSS_D24
DATA_24
K26
69


USBSS_D25
DATA_25
J26
70


USBSS_D26
DATA_26
J27
71


USBSS_D27
DATA_27
J28
72


USBSS_D28
DATA_28
M24
73


USBSS_D29
DATA_29
M25
74


USBSS_D30
DATA_30
L26
75


USBSS_D31
DATA_31
L27
76


[url=]11:JTAG接口
底板具有一路JTAG接口，以供下载和调试。

[/url]
image.jpg

image.jpg

管脚定义如下
表5-8-2 JTAG 管脚定义
  
Signal  Name
  
FPGA  Pin
TDI_JTAG
H10
TDO_JTAG
G10
TCK_JTAG
E10
TMS_JTAG
F10
[url=]12:HDMI接口
image.jpg

底板具有两路HDMI接口，一路作为HDMI输入，一路作为HDMI输出。
HDMI输入使用ADV7611解码芯片，实现HDMI输入功能，输入可以达到1080P @60Hz。
HDMI输出采用了IO模拟HDMI信号，输出可以达到1080P@60Hz高清传输。

原理图如下：
image.jpg

[/url]
表 5-9-1 HDMI芯片型号
  
HDMI
  
芯片型号
位号
接口位号
输入
ADV7611
U13
U15(底板)
输出


U16(底板)

表5-9-2 HDMI IN 接口管脚定义
  
Signal  Name
  
Description  
FPGA  pin
ADV7611  pin
7611_FSCL
SCL
F28
53
7611_FSDA
SDA
H30
54
7611_FPCLK
LLC
D27
25
7611_FVS
VS
H26
47
7611_FHS
HS
B24
46
7611_FDE
DE
H27
45
7611_FRST
RESET
G30
56
7611_FD0
数据
C24
43
7611_FD1
数据
D28
42
7611_FD2
数据
G24
41
7611_FD3
数据
E28
39
7611_FD4
数据
G23
38
7611_FD5
数据
C27
37
7611_FD6
数据
H25
36
7611_FD7
数据
E26
35
7611_FD8
数据
H24
33
7611_FD9
数据
A27
32
7611_FD10
数据
C30
31
7611_FD11
数据
B28
30
7611_FD12
数据
E23
29
7611_FD13
数据
A28
28
7611_FD14
数据
D23
27
7611_FD15
数据
B30
26
7611_FD16
数据
A30
22
7611_FD17
数据
E24
21
7611_FD18
数据
E29
20
7611_FD19
数据
D24
19
7611_FD20
数据
E30
18
7611_FD21
数据
B27
17
7611_FD22
数据
G27
16
7611_FD23
数据
F27
15


表5-9-3 HDMI OUT 接口管脚定义
  
Signal  Name
  
Description  
FPGA  pin
HDMI  pin
HDMIO _ HPD
Hot Plug Detect signal input

19
5V
5V电源

18
DDC/CECG
DDC/CEC GND

17
HDMIO _ SDA
I2C SDA
D29
16
HDMIO_ SCL
I2C SCL
A26
15
RES


14
HDMIO _ CEC
CEC

13
HDMIO_ CLK_N
时钟-
B25
12
CLK SHIELD
时钟屏蔽

11
HDMIO_ CLK_P
时钟+
C25
10
HDMIO_ D0_N
数据0-
B29
9
DATA0 SHIELD
数据0屏蔽

8
HDMIO_ D0_P
数据0+
C29
7
HDMIO_ D1_N
数据1-
C26
6
DATA1 SHIELD
数据1屏蔽

5
HDMIO_ D1_P
数据1+
D26
4
HDMIO_ D2_N
数据2-
E25
3
DATA2 SHIELD
数据2屏蔽

2
HDMIO_ D2_P
数据2+
F25
1
[url=]13:10/100/1000M以太网
image.jpg

开发板底板具有2路千兆以太网口，用户进行千兆网络通信开发，收发总线与对应时钟严格等长。采用的PHY型号为RTL8211FD。
表5-10-1 网口型号
  
位号
  
芯片型号
厂家
U8、U9 (底板)
RTL8211FD
Realtek


image.jpg


表5-10-2 ETHA 管脚定义
  
Signal  Name
  
Description  
FPGA  pin
PHY  pin
ETHA_ RXCK
Receive Clock
AB27
27
ETHA_ RXCTL
RX_CTL
AF30
26
ETHA_ RXD0
Receive Data 0
AE30
25
ETHA_ RXD1
Receive Data 1
AE29
24
ETHA_ RXD2
Receive Data 2
AD29
23
ETHA_ RXD3
Receive Data 3
AC27
22
ETHA_ TXCK
Transmit Clock
AF28
20
ETHA_ TXCTL
TX_CTL
AE28
19
ETHA_TXD0
Transmit Data 0
AG28
18
ETHA_TXD1
Transmit Data 1
AG27
17
ETHA_TXD2
Transmit Data 2
AF27
16
ETHA_TXD3
Transmit Data 3
AF26
15
ETHA_MDIO
Management Data
W28
14
ETHA_MDC
Management Clock
W27
13
ETH_RST
RESET
AK30
12

表5-10-3 ETHB 管脚定义
  
Signal  Name
  
Description  
FPGA  pin
PHY  pin
ETHB_ RXCK
Receive Clock
AG29
27
ETH2_ RXCTL
RX_CTL
AH26
26
ETH2_ RXD0
Receive Data 0
AH27
25
ETH2_ RXD1
Receive Data 1
AJ27
24
ETH2_ RXD2
Receive Data 2
AK28
23
ETH2_ RXD3
Receive Data 3
AJ26
22
ETH2_ TXCK
Transmit Clock
AK26
20
ETH2_ TXCTL
TX_CTL
AG30
19
ETH2_TXD0
Transmit Data 0
AH30
18
ETH2_TXD1
Transmit Data 1
AJ28
17
ETH2_TXD2
Transmit Data 2
AJ29
16
ETH2_TXD3
Transmit Data 3
AK29
15
ETH_MDIO
Management Data
AD26
14
ETH_MDC
Management Clock
AC26
13
ETH_RST
RESET
AK30
12

14:SFP+接口
image.jpg

开发板底板具有4路SFP+接口，可接市场上通用的光模块，用于高速信号传输。MK7325FB开发板具有16对GTX，其中4对用于SFP+接口。
SFP+接口可以接千兆光模块，做千兆光纤通信；SFP+接口可以接万兆光模块，做万兆光纤通信。
SFP+接口可以接千兆电口模块，实现千兆以太网通信；SFP+接口可以接万兆模块，实现万兆以太网通信。
image.jpg


表5-11-1 SFPA、SFPB接口定义
  
Signal  Name
  
Description  
FPGA  pin
SFP  pin
SFPA_TX_Fault
发射失效报警

2
SFPA_TX_DIS
关断发射
B23
3
SFPA_SCL
I2C通信时钟

4
SFPA_SDA
I2C通信数据

5
SFPA_PRESENT
复位

6
SFPA_RS0
RX速率:RS0  = 0: LOW BW
  
RS0 = 1: FULL BW
A23
7
SFPA_RS1
TX速率:RS1  = 0: LOW BW
  
RS1 = 1: FULL BW
A25
9
SFPA_LOS
LOS告警

8
SFPA_TD_P
发射部分数据输入（正向）
D2
18
SFPA_TD_N
发射部分数据输入（反向）
D1
19
SFPA_RD_P
接收部分数据输出（正向）
E4
13
SFPA_RD_N
接收部分数据输出（反向）
E3
12
Signal  Name
Description  
FPGA  pin
SFP  pin
SFPB_TX_Fault
发射失效报警

2
SFPB_TX_DIS
关断发射
AA25
3
SFPB_SCL
I2C通信时钟

4
SFPB_SDA
I2C通信数据

5
SFPB_PRESENT
复位

6
SFPB_RS0
RX速率:RS0  = 0: LOW BW
  
RS0 = 1: FULL BW
AB25
7
SFPB_RS1
TX速率:RS1  = 0: LOW BW
  
RS1 = 1: FULL BW
AD27
9
SFPB_LOS
LOS告警

8
SFPB_TD_P
发射部分数据输入（正向）
C4
18
SFPB_TD_N
发射部分数据输入（反向）
C3
19
SFPB_RD_P
接收部分数据输出（正向）
D6
13
SFPB_RD_N
接收部分数据输出（反向）
D5
12
Signal  Name
Description  
FPGA  pin
SFP  pin
SFPC_TX_Fault
发射失效报警

2
SFPC_TX_DIS
关断发射
AD28
3
SFPC_SCL
I2C通信时钟

4
SFPC_SDA
I2C通信数据

5
SFPC_PRESENT
复位

6
SFPC_RS0
RX速率:RS0  = 0: LOW BW
  
RS0 = 1: FULL BW
Y30
7
SFPC_RS1
TX速率:RS1  = 0: LOW BW
  
RS1 = 1: FULL BW
AA30
9
SFPC_LOS
LOS告警

8
SFPC_TD_P
发射部分数据输入（正向）
B2
18
SFPC_TD_N
发射部分数据输入（反向）
B1
19
SFPC_RD_P
接收部分数据输出（正向）
B6
13
SFPC_RD_N
接收部分数据输出（反向）
B5
12
Signal  Name
Description  
FPGA  pin
SFP  pin
SFPD_TX_Fault
发射失效报警

2
SFPD_TX_DIS
关断发射
AB29
3
SFPD_SCL
I2C通信时钟

4
SFPD_SDA
I2C通信数据

5
SFPD_PRESENT
复位

6
SFPD_RS0
RX速率:RS0  = 0: LOW BW
  
RS0 = 1: FULL BW
AB30
7
SFPD_RS1
TX速率:RS1  = 0: LOW BW
  
RS1 = 1: FULL BW
AC29
9
SFPD_LOS
LOS告警

8
SFPD_TD_P
发射部分数据输入（正向）
A4
18
SFPD_TD_N
发射部分数据输入（反向）
A3
19
SFPD_RD_P
接收部分数据输出（正向）
A8
13
SFPD_RD_N
接收部分数据输出（反向）
A7
12
15:PCIE 2.0接口
image.jpg

开发板底板具有PCIe 2.0X8接口，PCIe卡的外形尺寸符合标准PCIe卡电器规范要求，可以直接在普通的PC机的PCIe插槽上使用。开发板和电脑之间能够实现PCIeX8的数据通信。MK7325FB开发板具有16对GTX，其中8对用于PCIe 2.0 X8接口。
image.jpg
我们可以通过调节相应的模式开关来调整对应的PCIE模式
管脚定义如下：
表5-12-1 PCIE接口定义
  
Signal  Name
  
FPGA  pin
PCIE  finger pin
PCIE_PG
U29
A11
PCIE_CLK_P
G8
A13
PCIE_CLK_N
G7
A14
PCIE_TX0_P
F2
A16
PCIE_TX0_N
F1
A17
PCIE_TX1_P
H2
A21
PCIE_TX1_N
H1
A22
PCIE_TX2_P
J4
A25
PCIE_TX2_N
J3
A26
PCIE_TX3_P
K2
A29
PCIE_TX3_N
K1
A30
PCIE_TX4_P
L4
A35
PCIE_TX4_N
L3
A36
PCIE_TX5_P
M2
A39
PCIE_TX5_N
M1
A40
PCIE_TX6_P
N4
A43
PCIE_TX6_N
N3
A44
PCIE_TX7_P
P2
A47
PCIE_TX7_N
P1
A48
PCIE_RX0_P
F6
B14
PCIE_RX0_N
F5
B15
PCIE_RX1_P
G4
B19
PCIE_RX1_N
G3
B20
PCIE_RX2_P
H6
B23
PCIE_RX2_N
H5
B24
PCIE_RX3_P
K6
B27
PCIE_RX3_N
K5
B28
PCIE_RX4_P
M6
B33
PCIE_RX4_N
M5
B34
PCIE_RX5_P
P6
B37
PCIE_RX5_N
P5
B38
PCIE_RX6_P
R4
B41
PCIE_RX6_N
R3
B42
PCIE_RX7_P
T6
B45
PCIE_RX7_N
T5
B46
16: RTC和EEPROM
image.jpg


image.jpg

DS1337是一款低功耗，具有56字节非失性RAM的全BCD码时钟日历实时时钟芯片。
M24C02是基于I2C总线的存储器件，遵循二线制协议，它具有接口方便，体积小，数据掉电不丢失等特点
  
  
RTC
EEPROM
SDA
AH29
AH29
SCL
AC30
AC30
17: FEP接口
image.jpg


MLK-F12-CK03(MK7325FB)板载4个FEP(Fast Expand Port) 60 PIN 的 HEADER 。其中两个 FEP 接口构成一组FEPX2, 4个FEP构成两组。第一组共有48个IO/24 对差分，第二组FEP48个IO/24对差分和4对GTX( MLK-F12-CK03(MK7325FB)开发板具有16对GTX其中4对用于FEP 接口 ) 。
管脚定义如下：
表5-14-1 HEPA-1接口定义
  
Signal  Name
  
FPGA  pin
Signal  Name
FPGA  pin
A1
5V IN
B1
5V IN
A2
GND
B2
GND
A3
GND
B3
GND
A4
BK18_L19P : J16
B4
BK18_L23P : C15
A5
BK18_L19N : H16
B5
BK18_L23N : B15
A6
BK18_L1P : L16
B6
BK18_L19P : F15
A7
BK18_L1N : K16
B7
BK18_L19N : E16
A8
BK18_L7P : H15
B8
BK18_L21P : D14
A9
BK18_L7N : G15
B9
BK18_L21N : C14
A10
BK18_L2P : L15
B10
BK18_L15P : C12
A11
BK18_L2N : K15
B11
BK18_L15N : B12
A12
GND
B12
GND
A13
BK18_L5P : K14
B13
BK18_L10P : H11
A14
BK18_L5N : J14
B14
BK18_L10N : H12
A15
BK18_L4P : K13
B15
BK18_L13P : D12
A16
BK18_L4N : J13
B16
BK18_L13N : D13
A17
BK18_L3P : L12
B17
BK18_L12P : G13
A18
BK18_L3N : L13
B18
BK18_L12N : F13
A19
BK18_L6P : L11
B19
BK18_L14P : F12
A20
BK18_L6N : K11
B20
BK18_L14N : E13
A21
GND
B21
GND
A22
BK18_L8P : J11
B22
BK18_L16P : F11
A23
BK18_L8N : J12
B23
BK18_L16N : E11
A24
BK18_L11P : H14
B24
BK18_L18P : D11
A25
BK18_L11N : G14
B25
BK18_L18N : C11
A26
BK18_L20P : E14
B26
BK18_L17P : A11
A27
BK18_L20P : E15
B27
BK18_L17N : A12
A28
BK18_L24P : B14
B28
BK18_L22P : B13
A29
BK18_L24N : A15
B29
BK18_L22N : A13
A30
GND
B30
GND

表5-14-2 HEPA-2接口定义
  
Signal  Name
  
FPGA  pin
Signal  Name
FPGA  pin
C1
5V IN
D1
5V IN
C2
GND
D2
GND
C3
GND
D3
GND
C4

D4

C5

D5

C6

D6

C7

D7

C8

D8

C9

D9

C10

D10

C11

D11

C12
GND
D12
GND
C13

D13

C14

D14

C15
GND
D15
GND
C16
MGT115_CLK1+ : U7
D16
MGT115_RX0+ : AA4
C17
MGT115_CLK1- : U8
D17
MGT115_RX0- : AA3
C18
GND
D18
GND
C19
MGT115_TX0+ : Y2
D19
MGT115_RX1+ : Y6
C20
MGT115_TX0- : Y1
D20
MGT115_RX1- : Y5
C21
GND
D21
GND
C22
MGT115_TX1+ : V2
D22
MGT115_RX2+ : W4
C23
MGT115_TX1- : V1
D23
MGT115_RX2- : W3
C24
GND
D24
GND
C25
MGT115_TX2+ : U4
D25
MGT115_RX3+ : V6
C26
MGT115_TX2- : U3
D26
MGT115_RX3- : V5
C27
GND
D27
GND
C28
MGT115_TX3+ : T2
D28
MGT115_CLK0+ : R8
C29
MGT115_TX3- : T1
D29
MGT115_CLK0- : R7
C30
GND
D30
GND



表5-14-2 FEPB-1接口定义
  
Signal  Name
  
FPGA  pin
Signal  Name
FPGA  pin
A1
5V IN
B1
5V IN
A2
GND
B2
GND
A3
GND
B3
GND
A4
BK12_L7P : AB24
B4
BK12_L9P : AC24
A5
BK12_L7N : AC25
B5
BK12_L9N : AD24
A6
BK12_L4P : AA22
B6
BK12_L1P : Y23
A7
BK12_L4N : AA23
B7
BK12_L1N : Y24
A8
BK12_L16P : AE25
B8
BK12_L8P : AC22
A9
BK12_L16N : AF25
B9
BK12_L8N : AD22
A10
BK12_L11P : AE23
B10
BK12_L23P : AH21
A11
BK12_L11N : AF23
B11
BK12_L23N : AJ21
A12
GND
B12
GND
A13
BK12_L18P : AG25
B13
BK12_L22P : AG20
A14
BK12_L18N : AH25
B14
BK12_L22N : AH20
A15
BK12_L21P : AJ22
B15
BK12_L13P : AF22
A16
BK12_L21N : AJ23
B16
BK12_L13N : AG23
A17
BK12_L20P : AG22
B17
BK12_L12P : AD23
A18
BK12_L20N : AH23
B18
BK12_L12N : AE24
A19
BK12_L24P : AK20
B19
BK12_L19P : AF20
A20
BK12_L24N : AK21
B20
BK12_L19N : AF21
A21
GND
B21
GND
A22
BK12_L14P : AG24
B22
BK12_L10P : AD21
A23
BK12_L14N : AH24
B23
BK12_L10N : AE21
A24
BK12_L15P : AJ24
B24
BK12_L5P : AC20
A25
BK12_L15N : AK25
B25
BK12_L5N : AC21
A26
BK12_L17P : AK23
B26
BK12_L3P : AB22
A27
BK12_L17N : AK24
B27
BK12_L3N : AB23
A28
BK12_L2P : Y21
B28
BK12_L6P : AA22
A29
BK12_L2N : AA21
B29
BK12_L6N : AB20
A30
GND
B30
GND



表5-14-4 HEPB-2接口定义
  
Signal  Name
  
FPGA  pin
Signal  Name
FPGA  pin
C1
5V IN
D1
5V IN
C2
GND
D2
GND
C3
GND
D3
GND
C4

D4

C5

D5

C6

D6

C7

D7

C8

D8

C9

D9

C10

D10

C11

D11

C12
GND
D12
GND
C13

D13

C14

D14

C15

D15

C16

D16

C17

D17

C18

D18

C19

D19

C20

D20

C21
GND
D21
GND
C22

D22

C23

D23

C24

D24

C25

D25

C26

D26

C27

D27

C28

D28

C29

D29

C30
GND
D30
GND



18:按键
image.jpg

开发板底板具备3个（可用）按键输入，默认上拉，当按键按下时，接GND。
image.jpg


表5-15-2 底板按键接口定义
  
位号(底板)
  
Signal  Name
FPGA  pin
BANK
BUT3
BUT
AA28
13
BUT2
BUT
Y28
13
BUT1
BUT
AH29
13
image.jpg


开发板核心板具备1个（可用）按键输入，默认上拉，当按键按下时，接GND


image.jpg


表5-15-2 底板按键接口定义
  
位号(底板)
  
Signal  Name
FPGA  pin
BANK
K1
KEY1
C22
64



[url=]19:LED

[/url]

image.jpg


开发板底板具有3个用户LED


image.jpg


表5-16-2 底板LED定义
  
位号(底板)
  
Signal  Name
FPGA  pin
BANK
D4
LED1
AB28
46
D5
LED2
AA27
46
D6
LED3
J21
46





image.jpg




开发板核心板具有3个用户LED。
image.jpg
表5-16-3 核心板LED定义
  
位号(底板)
  
Signal  Name
FPGA  pin
BANK
D17
LED1
T30
14
D16
LED2
U30
14
D15
LED3
V30
14

[url=]20: 底板电源
MLK-F12-CK03(MK7325FB)底板具有一个12V电源供电接口。此接口电源供电，可以用于实际开发和测试，请使用配套电源或稳压电源对开发板进行供电，板卡配套电源为DC-12V/5A。

21:风扇
image.jpg


FPGA正常工作时会产生大量的热量，开发板主芯片增加了一套散热风扇（散热片+风扇），防止芯片过热。风扇由底板电源供电。开发板出厂前，已安装风扇。
表5-18-1 风扇
  
位号(底板)
  
功能
U6
风扇



[/url]


[/url]
[/url]
6 结构尺寸图
底板结构尺寸图：210(mm)x115(mm)   PCB：6层
image.jpg

核心板结构尺寸图：68(mm)x80(mm)   PCB：14层
image.jpg
附录1:命名规则
米联客硬件全新启用新的命名规则，对于老的型号，两个名字会同时使用
1 核心模块命名规则
image.jpg

2 开发平台命名规则
S-代表单板
F-代表核心板+底板方式的FEP扩展接口的开发平台
H-代表核心板+底板方式的FMC-HPC扩展接口的开发平台
L-代表核心板+底板方式的FMC-LPC扩展接口的开发平台
image.jpg
附录2:常见问题1 联系方式
技术微信：18951232035
技术电话：18951232035


官方微信公众号（新微信公众号）：
image.jpg

2 售后
1、7天无理由退货(人为原因除外)
2、质保期限：本司产品自快递签收之日起，提供一年质保服务(主芯片，比如FPGA 或者CPU等除外)。
3、维修换货，需提供淘宝订单编号或合同编号，联系销售/技术支持安排退回事宜。
售后维修请登录工单系统：https://www.uisrc.com/plugin.php?id=x7ree_service
4、以下情形不属于质保范畴。
A:由于用户使用不当造成板子的损坏：比如电压过高造成的开发板短路，自行焊接造成的焊盘脱落、铜线起皮等   
B:用户日常维护不当造成板子的损坏：比如放置不当导致线路板腐蚀、基板出现裂纹等
5、质保范畴外（上方第4条）及质保期限以外的产品，本司提供有偿维修服务。维修仅收取器件材料成本，往返运费全部由客户承担。
6、寄回地址，登录网页获取最新的售后地址：https://www.uisrc.com/t-1982.html
3 销售
天猫米联客旗舰店：https://milianke.tmall.com
京东米联客旗舰店：https://milianke.jd.com/
FPGA|SOC生态店：https://milianke.taobao.com

销售电话：18921033576

常州溧阳总部：常州溧阳市中关村吴潭渡路雅创高科制造谷 10-1幢楼
4 在线视频5 资源下载6 软件或其他下载




回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

XILINX 官网| 站点统计| Archiver| 手机版| 米联客品牌主页|
版权所有 UISRC.COM Copyright © 2023-2026, 常州一二三电子科技有限公司. ( 苏ICP备19046771号-2 ) 站点内容版权归常州一二三电子科技有限公司所有，如侵犯您的权益，请联系客服处理