设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站 › 首页 › 查看评论

02使用fdma读写DDR(AXI4 FDMA数据缓存篇)

评论 (3)|发表评论

引用 xdxfkjrg 2022-4-22 15:00
问题解决了，不过是在56us之后才有的反应。如图：https://thumbnail7.baidupcs.com/thumbnail/622a00713n46641bfc5596dc2fd2983e?fid=3466519851-250528-949003930662263&time=1650610800&rt=yt&sign=FDTAER-DCb740ccc5511e5e8fedcff06b081203-v96yFa5jGQX1YNZHtY8cTFRwuEA%3D&expires=24h&chkv=0&chkbd=0&chkpc=&dp-logid=1192909633&dp-callid=0&size=c1536_u864&quality=90&vuk=-&ft=video&autopolicy=1
引用 xdxfkjrg 2022-4-22 11:25
您好，我下载了源码，仿真原工程0~50us的时间段里，发现状态机一直在0状态，数据没法写进去。
我用的源码，发现是mig_7series_0模块输出复位信号：“fdma_rstn复位信号”一直为0，状态机在等待“fdma_rstn复位信号”置高，但是一直没反应
引用 uisrc 2021-8-12 20:29
本章节源码下载地址链接：https://pan.baidu.com/s/1NT-ArWeJuLTtPX-Fv1oGFA 提取码1111



  • 微信公众平台

  • 扫描访问手机版

  • QQ： 270682667

    客服电话

    0519-80699907

    电子邮件

    admin@uisrc.com

    在线时间：8:30-21:00(周一~周六)

  • 返回顶部