问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 16483 人浏览分享

开启左侧

ILA调试

  [复制链接]
16483 3
uisrc  管理员  发表于 2021-5-19 17:29:02 | 显示全部楼层
检查下,是否没有时钟,或者时钟太慢
越努力越幸运!加油!
uisrc  管理员  发表于 2021-5-20 08:38:54 | 显示全部楼层
不管如何都会有时钟的,时钟是通过MIG的PLL产生的,但是你要检查下MIG的复位,是不是一直处于复位导致MIG的时钟没有输出
越努力越幸运!加油!
uisrc  管理员  发表于 2021-5-20 10:41:23 | 显示全部楼层
如果使用FDMA  只要改下接口参数,如果使用mig 裸奔的代码,需要修改的地方多一些,建议使用米联客的FDMA吧,这个IP我们使用起来非常方便。
越努力越幸运!加油!
uisrc  管理员  发表于 2021-5-20 20:32:34 | 显示全部楼层
MIG也要重新配置成32bit 的物理数据位宽,并且更新 ddr3的引脚定义
越努力越幸运!加油!
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

0

粉丝

1

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版