设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»技术社区 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 6284 人浏览分享

开启左侧

关于更新自己生成的IP出现的问题

[复制链接]
6284 1
uisrc  管理员  发表于 2016-9-11 09:15:41 | 显示全部楼层
版本的问题，如果你每次直接从vivado工程 打开后创建就会出现不断累加
越努力越幸运！加油！

举报 使用道具

回复
uisrc  管理员  发表于 2016-9-11 09:17:00 | 显示全部楼层
你可以直接在文件路径下打开修改，比如下面的IP，你创建一个单独的工程，以后会就修改这个单独的工程，就不会出现了

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×
越努力越幸运！加油！

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

leehowal

0

关注

1

粉丝

4

主题
精彩推荐
【NEWS】安路DR1飞龙FPGA+ARM科研工控开发板-边缘计算/电力控制-提供丰富原创案例
【NEWS】安路DR1飞龙FPGA+ARM科研工控开发
zynq7015 PS 502bank 与外部DDR3的引脚配置
zynq7015 PS 502bank 与外部DDR3的引脚配置
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
针对VITIS无法支持的以太网芯片的LWIP库修改方法以（YT8531DH为例）
针对VITIS无法支持的以太网芯片的LWIP库修
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版