请选择 进入手机版 | 继续访问电脑版
[X]关闭

2-3-36 AMD(XILINX) FPGA 高效的VIVADO BlockDesign设计方法

文档创建者:uisrc
浏览次数:334
最后更新:2023-12-29
文档课程分类
AMD: FPGA部分(2024样板资料) » 2_FPGA实验篇(仅旗舰) » 1-FPGA基础入门实验
软件版本:VIVADO2021.1
操作系统:WIN10 64bit
硬件平台:适用XILINX A7/K7/Z7/ZU/KU系列FPGA
登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑!
1 概述
由于VIVADO图形化的编程方式中大量应用,所以我们大部分时候都需要对IP进行图形化的封装,前面两节课实验,我们已经完成了简单IP的封装。本实验利用前面图形化IP设计基于图形化的FPGA设计方案,实现"RGB转HDMI显示输出"这节课的内容
2 硬件电路分析
硬件接口和子卡模块请阅读"附录 1"
配套工程的 FPGA PIN 脚定义路径为 soc_prj/uisrc/04_pin/ fpga_pin.xdc。
3 图形化的Block Design
新建FPGA工程,并且添加IP的路径,添加IP路径的方法和前面的一样,添加成功后会有提示识别到的IP
2504661-20231229183751555-1827715555.jpg

创建一个BlockDesign
2504661-20231229183752090-388599058.jpg
命名为system,这个名字也可以自己取,默认情况下米联客的blockDesign都为system
2504661-20231229183752535-1227085631.jpg
BlockDesign其实就是一个容器,这个容器里面我们放入IP并且通过把IP接口通过连线的方式相互关联,这样图形化的设计效率要高一些,也更加直观。
单击"+"号添加我们需要用到的IP
2504661-20231229183803036-1339865133.jpg
只要输出关键词就能找到相关的IP,双击IP就能添加进入BlockDesign
2504661-20231229183803430-1606208624.jpg
先把我们需要用到的IP都添加进来如下图
2504661-20231229183808780-816484101.jpg
首先设clk_wiz_0的时钟设置,输入时钟频率可以根据实际板子的输入时钟频率而设定
2504661-20231229183809150-1935159107.jpg
设置HDMI输出IP需要的时钟
2504661-20231229183814578-1557802202.jpg
VTC的设置,默认就是720P的时序参数
2504661-20231229183815022-2092982977.jpg
HDMI输出IP的设置,选择artix7,实际上对于7代的FPGA都可以选择artix7,而对于ultrascal 选中ULTRASCAL或者ultrascal+的FPGA选择ULTRASCAL_PLUS
2504661-20231229183815381-2099481413.jpg
使用鼠标连线,最终结果如下,这张图就代表了FPGA的程序设计,本质还是我们之前写的FPGA代码
2504661-20231229183815722-742314305.jpg
对于一些信号命名如果不符合我们习惯,可以单击信号,修改命名
2504661-20231229183816125-927307996.jpg

当你需要把IO端口引出到外部,可以右击IP的端口,选中make External
2504661-20231229183821531-364047414.jpg

单击已经引出的信号,还可以修改名字
2504661-20231229183821978-1126108498.jpg
如果有连接错误的线,还可以右击端口延长的部分,选择Disconnect Pin断开这个端口的连接
2504661-20231229183822370-1412809724.jpg
更多控制方法可以右击鼠标,根据弹出的菜单选择命令。具体的操作过程也可以通过视频教程学习。
右击system 选择Create HDL Wrapper,这个过程就是产生一个FPGA的顶层文件,调用system这个BlockDesign
2504661-20231229183827762-820312223.jpg
以下是自动产生的文件
2504661-20231229183828312-1489329735.jpg
这时候也可以展开system看下源码(注意,这个源码是复制了我们03_ip路径下的源码,一般我们修改了ip源码,VIVADO会提示更新IP,重新复制03_ip路径下的原来过来)
2504661-20231229183828829-1369739638.jpg
添加FPGA约束文件,编译并且测试
2504661-20231229183829259-1655182325.jpg
5 测试结果
测试结果和前面的文章测试结果一致,参照第25课。

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则