米联客MLK-F11-CK03 (MK7325FB)AMD FPGA开发平台硬件手册
1 整体概述Kintex MK7325FB系列开发平台是米联电子推出的一款高端产品。主要特色是：1) 高性价比：核心板集成电源管理：1.0V核心电源，最大输出24A核心板+底板设计:用户基于核心板设计功能底板（提供底板设计方案）。降低项目底板设计难度和生产成本，加速项目开发。2) 设计紧凑：核心板68(mm)x80(mm)x9.5(mm)，底板200(mm)x115.5(mm)。3) 资源丰富：主芯片：XC7K325T-2FFG900IDDR：2GBDDR3（4片512M），数据时钟1600Hz*64bit高性能接口:
uPCIE2.0 X2uSFP+ X4
uUSB3.0 X1uHDMI X2
u千兆网 X2uFEP X4
核心板接出HR BANK 5个共240GPIO/120对差分对(BANK12/13电压ADJ,BANK15/16电压3V3，BANK18电压ADJ)；HR BANK全部组内做5mil等长。ADJ电压：1.8V-3.3V可调(ADJ BANK电压默认1V8)； 4路GTX高速收发器：包括16组GTX差分对和8对GTX CLK。4)DEMO丰富：PCIE通信、千兆/万兆光通信、图像采集处理等5)免费源码：购买板子的用户免费获得设计源码及视频课程。6)贴心技术支持：为客户提供开发板相关的硬件和软件技术支持，加速产品化开发过程。2 应用领域及人群
n高速数据通信n机器视觉、工业控制
n视频采集、视频输出、消费电子n项目研发前期验证
n电子信息工程、自动化、通信工程等电子类相关专业开发人员学习
3 硬件配置
名称具体参数
FPGAXC7K325T-2FFG900I
DDR32GB(单片512MB*4片)，数据时钟1600MHz*64bit
FLASH256MbitFLASH，用于固化程序，存放数据
晶振100MHz差分时钟（默认NC）；100M单端时钟；底板板载一颗可编程时钟芯片，为GTX信号提供时钟源
电源管理核心板集成电源管理，内核1.0V，提供24A电流能力
PCIE 接口PCIE 2.0 X8
SFP+接口4路SFP+，单路最大支持10.3125Gbps
HDMI接口1路HDMI输入，1路HDMI输出，支持1080P
千兆以太网2路千兆以太网
USB 3.0 接口一路USB 3.0 DEVICE
USB 串口底板具有一路USB-232串口
JTAG接口使用下载器进行调试和下载
FEP接口FEPX4 ，提供96个GPIO/48对差分，4对GTX
LED 底板3个，核心板3个
按键底板3个，核心板1个
外形核心板68(mm)x80(mm)x9.5(mm)，底板210(mm)x115.5(mm)
连接器FX10A-168S-SV x2，FX10A-140S/14-SVx1
电源DC-12V/5A
4 开发板图示
注意：示意图只标识芯片位置，并不代表实物，使用者请根据实际使用板卡进行开发。1:核心板
MK7325FB核心板正反面：
2:开发板
5 开发板功能描述1: Kintex XC7K325T-2FFG900I
MLK-CK03核心板搭载了一颗Xilinx Kintex-7 FPGA片 XC7K325T-2FFG900I。 此芯片封装是FFG900，速度等级是-2，温度等级是工业级。表5-1-1 FPGA芯片资源
名称具体参数
Logic Cells326,080
Slices50950
Total Block RAM 16020
DSP48 Slices840
CLB Flip-Flops407,600
GTX Transceivers 16对GTX
速度等级-2
温度等级工业级
2:内存DDR3
核心板搭载了4片镁光（Micron）DDR3内存。单片DDR内存大小是512MB ，数据接口是16bit，四片DDR3内存共有2GB。内存数据主频高达1600MHZ，数据带宽可达1600MHz*64bit。表5-2-1DDR3 SDRAM
开发板型号DDR型号DDR容量厂家位号
核心板（工业级）MT41K256M16TW-107 IT单片512MB，4片共2CBMicronU3、U4、U5、U6
开发板采用高速布线，DDR3 的硬件设计需要严格考虑信号完整性，开发板的电路及 PCB 设计已经充分考虑了匹配电阻/终端电阻，走线阻抗控制，走线等长控制，以确保DDR3稳定工作。DDR3原理图如下：
3:PROM SPI FALSH
MLK-CK03核心板具有1片4bit SPI FLASH，型号是S 2 5 F L 2 5 6 S A G NF I 0 0。FLASH可用于保存数据和代码，初始化PL部分子系统。S 2 5 F L 2 5 6 S A G N F I 0 0主要技术参数• 256Mbit • x1, x2, and x4 支持• 工作于 3.3V表5-2-2-1 FLASH 型号
位号芯片型号容量 厂家
IC1(核心板)S 2 5 F L 2 5 6 S A GN F I 0 0256MbitMicron
QSPI-FLASH管脚定义如下：表5-2-2-2FLASH 的管脚定义
SignalName DescriptionFPGAPinQSPIPin
FLASH_IO0Data0 AC75
FLASH_IO1Data1 AB72
FLASH_IO2Data2 AA73
FLASH_IO3Data3 Y77
FLASH_CLK Serial Data Clock AA96
FLASH_nCSChip Select U71
QSPI-FLASH原理图如下：
4:核心板时钟核心板时钟1：100MHz单端时钟
表5-3-1-1 100MHz单端时钟管脚定义
位号SignalName FPGAPin
XT1 (核心板)CLK_100MAD12
EMCCLK(默认NC)R24
核心板时钟2：100MHz差分时钟(默认NC)
表5-3-1-2 100MHz差分时钟管脚定义
位号SignalName FPGAPin
XT5 (核心板)CLK_100M+T26
CLK_100M-T27
5:底板时钟
底板板载可编程时钟芯片为高速收发器 GTX提供可编程时钟源。可编程芯片生成两对差分时钟，分别是（MGT118_CLK1_P、MGT118_CLK1_N）、（MGT117_CLK1_P 、MGT117_CLK1_N）。其中（MGT118_CLK1_P、MGT118_CLK1_N）用于通过SFP+接口时钟。表5-3-2-1 时钟芯片
位号芯片型号厂家
U160、SW4(底板)CDCM61002TI
可编程时钟芯片原理图如下：
可编程时钟芯片管脚定义如下表5-3-2-2 可编程时钟管脚定义(底板)
SignalName FPGAPin
MGT118_CLK1_PE8
MGT118_CLK1_NE7
MGT117_CLK1_PJ8
MGT117_CLK1_NJ7
时钟选择模式开关对应模式如下：
表5-3-2-3 可编程时钟模式
PrescaleDividerFeedbackDividerPR1/PR0VCOMHzOutputDividerOD2/OD1/OD0OutputMHzApplication
420112000811162.5GigE
324001800811175SATA
3240018006101100PCIE
4201120004011125GigE
3240018004011150SATA
3251018754011156.2510GigE
5150118752001187.512GigE
3240018003010200PCIE
4201120002001250GigE
3251018752001312.5XGMII
325101875100062510GigE
6:系统复位芯片支持上电复位，复位整个芯片。
7:核心板电源核心板集成电源管理，+12V电源输入通过村田电源芯片产生1.0V的核心电源，输出电流高达24A，满足FPGA核心电压的电流需求。核心板电源启动顺序示意图如下：
官方时序要求如下：具体可见赛灵思DC-AC手册
电源对应功能如下：表5-5-1-1 电源功能对应表
电源功能
1.0VVCCINT、MGTAVCC
1.2VMGTAVTT
5V除内核电源外其他电源的供电电源
1.8VMGTVCCAUX、VCCAUX
3.3V3.3V_VCCIO
1.35VDDR_VCCIO
ADJ_VCCIO默认1.8V(1.8V-3.3V可调)
VCCADJ默认1.8V(1.8V-3.3V可调)
DDR_VTT0.6V
8:底板电源底板集成电源管理，电源输入12V，输出1.8V、3.3V、5V。9:USB to UART
底板具有一路CP2104转串口，用于开发板串口通信和调试。表5-6 USB TO UART 管脚定义
位号SignalName DescriptionFPGAPinCP2104Pin
U4、U35(底板)UART_TXDTX AA2621
UART_RXDRXY2620
10:USB3.0 DEVICE
底板具有一路USB3.0DEVICE，使用芯片型号FT601Q-B-T，可用于USB3.0通信。表5-7-1 USB3.0 DEVICE
位号芯片型号厂家
U10(底板)FT601QFTDI
表5-7-2USB TO UART 管脚定义
SignalName DescriptionFPGAPinFT601QPin Usb3.0接口PAM3101
USBSS_CLKCLKK2858
USBSS_BE0BE0K294
USBSS_BE1BE1N255
USBSS_BE2BE2N266
USBSS_BE3BE3P217
USBSS_RESERVEDRESERVED
19
USBSS_TXETXEP228
USBSS_RXFRXEM299
USBSS_OEOEN2913
USBSS_RDRDL2812
USBSS_WRWRM2811
USBSS_SIWUREVM3010
USBSS_WAKEUPINTN3016
USBSS_VBUSVBUS
1
USBSS_ENENJ22
3
USBSS_SSRX_pRIDP
3510
USBSS_SSRX_nRIDN
349
USB3_TOD_p(USBSS_SSTX_p )TODP
327
USB3_TOD_n(USBSS_SSTX_n )TODN
316
USBSS_D_pDP
233
USBSS_D_nDM
252
USBSS_SCLSCLN2717
USBSS_SDASDAM2718
USBSS_D0DATA_0L2140
USBSS_D1DATA_1K2141
USBSS_D2DATA_2L2242
USBSS_D3DATA_3L2343
USBSS_D4DATA_4L2544
USBSS_D5DATA_5K2545
USBSS_D6DATA_6M2246
USBSS_D7DATA_7M2347
USBSS_D8DATA_8N2150
USBSS_D9DATA_9N2251
USBSS_D10DATA_10J2952
USBSS_D11DATA_11H2953
USBSS_D12DATA_12K2354
USBSS_D13DATA_13K2455
USBSS_D14DATA_14P2356
USBSS_D15DATA_15N2457
USBSS_D16DATA_16M2060
USBSS_D17DATA_17L2061
USBSS_D18DATA_18L3062
USBSS_D19DATA_19K3063
USBSS_D20DATA_20N1964
USBSS_D21DATA_21N2065
USBSS_D22DATA_22J2366
USBSS_D23DATA_23J2467
USBSS_D24DATA_24K2669
USBSS_D25DATA_25J2670
USBSS_D26DATA_26J2771
USBSS_D27DATA_27J2872
USBSS_D28DATA_28M2473
USBSS_D29DATA_29M2574
USBSS_D30DATA_30L2675
USBSS_D31DATA_31L2776
11:JTAG接口底板具有一路JTAG接口，以供下载和调试。
管脚定义如下表5-8-2 JTAG 管脚定义
SignalName FPGAPin
TDI_JTAGH10
TDO_JTAGG10
TCK_JTAGE10
TMS_JTAGF10
12:HDMI接口
底板具有两路HDMI接口，一路作为HDMI输入，一路作为HDMI输出。HDMI输入使用ADV7611解码芯片，实现HDMI输入功能，输入可以达到1080P @60Hz。HDMI输出采用了IO模拟HDMI信号，输出可以达到1080P@60Hz高清传输。
原理图如下：
表 5-9-1 HDMI芯片型号
HDMI芯片型号位号接口位号
输入ADV7611U13U15(底板)
输出
U16(底板)
表5-9-2 HDMI IN 接口管脚定义
SignalName DescriptionFPGApin ADV7611pin
7611_FSCLSCLF2853
7611_FSDASDAH3054
7611_FPCLKLLCD2725
7611_FVSVSH2647
7611_FHSHSB2446
7611_FDEDEH2745
7611_FRSTRESETG3056
7611_FD0数据C2443
7611_FD1数据D2842
7611_FD2数据G2441
7611_FD3数据E2839
7611_FD4数据G2338
7611_FD5数据C2737
7611_FD6数据H2536
7611_FD7数据E2635
7611_FD8数据H2433
7611_FD9数据A2732
7611_FD10数据C3031
7611_FD11数据B2830
7611_FD12数据E2329
7611_FD13数据A2828
7611_FD14数据D2327
7611_FD15数据B3026
7611_FD16数据A3022
7611_FD17数据E2421
7611_FD18数据E2920
7611_FD19数据D2419
7611_FD20数据E3018
7611_FD21数据B2717
7611_FD22数据G2716
7611_FD23数据F2715
表5-9-3 HDMI OUT 接口管脚定义
SignalName DescriptionFPGApin HDMIpin
HDMIO _ HPD Hot Plug Detect signal input
19
5V5V电源
18
DDC/CECGDDC/CEC GND
17
HDMIO _ SDAI2C SDAD2916
HDMIO_ SCLI2C SCLA2615
RES
14
HDMIO _ CECCEC
13
HDMIO_ CLK_N时钟-B2512
CLK SHIELD时钟屏蔽
11
HDMIO_ CLK_P时钟+C2510
HDMIO_ D0_N数据0-B299
DATA0 SHIELD数据0屏蔽
8
HDMIO_ D0_P数据0+C297
HDMIO_ D1_N数据1-C266
DATA1 SHIELD数据1屏蔽
5
HDMIO_ D1_P数据1+D264
HDMIO_ D2_N数据2-E253
DATA2 SHIELD数据2屏蔽
2
HDMIO_ D2_P数据2+F251
13:10/100/1000M以太网
开发板底板具有2路千兆以太网口，用户进行千兆网络通信开发，收发总线与对应时钟严格等长。采用的PHY型号为RTL8211FD。表5-10-1 网口型号
位号芯片型号厂家
U8、U9 (底板)RTL8211FDRealtek
表5-10-2 ETHA 管脚定义
SignalName DescriptionFPGApinPHYpin
ETHA_ RXCK Receive Clock AB2727
ETHA_ RXCTLRX_CTLAF3026
ETHA_ RXD0 Receive Data 0AE3025
ETHA_ RXD1 Receive Data 1AE2924
ETHA_ RXD2 Receive Data 2AD2923
ETHA_ RXD3 Receive Data 3AC2722
ETHA_ TXCK Transmit Clock AF2820
ETHA_ TXCTLTX_CTLAE2819
ETHA_TXD0 Transmit Data 0AG2818
ETHA_TXD1 Transmit Data 1AG2717
ETHA_TXD2 Transmit Data 2AF2716
ETHA_TXD3 Transmit Data 3AF2615
ETHA_MDIO Management Data W2814
ETHA_MDC Management Clock W2713
ETH_RSTRESETAK3012
表5-10-3 ETHB 管脚定义
SignalName DescriptionFPGApinPHYpin
ETHB_ RXCK Receive Clock AG2927
ETH2_ RXCTLRX_CTLAH2626
ETH2_ RXD0 Receive Data 0AH2725
ETH2_ RXD1 Receive Data 1AJ2724
ETH2_ RXD2 Receive Data 2AK2823
ETH2_ RXD3 Receive Data 3AJ2622
ETH2_ TXCK Transmit Clock AK2620
ETH2_ TXCTLTX_CTLAG3019
ETH2_TXD0 Transmit Data 0AH3018
ETH2_TXD1 Transmit Data 1AJ2817
ETH2_TXD2 Transmit Data 2AJ2916
ETH2_TXD3 Transmit Data 3AK2915
ETH_MDIO Management Data AD2614
ETH_MDC Management Clock AC2613
ETH_RSTRESETAK3012
14:SFP+接口
开发板底板具有4路SFP+接口，可接市场上通用的光模块，用于高速信号传输。MK7325FB开发板具有16对GTX，其中4对用于SFP+接口。SFP+接口可以接千兆光模块，做千兆光纤通信；SFP+接口可以接万兆光模块，做万兆光纤通信。SFP+接口可以接千兆电口模块，实现千兆以太网通信；SFP+接口可以接万兆模块，实现万兆以太网通信。
表5-11-1 SFPA、SFPB接口定义
SignalName DescriptionFPGApinSFPpin
SFPA_TX_Fault发射失效报警
2
SFPA_TX_DIS关断发射B233
SFPA_SCLI2C通信时钟
4
SFPA_SDAI2C通信数据
5
SFPA_PRESENT复位
6
SFPA_RS0RX速率:RS0= 0: LOW BWRS0 = 1: FULL BWA237
SFPA_RS1TX速率:RS1= 0: LOW BWRS1 = 1: FULL BWA259
SFPA_LOSLOS告警
8
SFPA_TD_P发射部分数据输入（正向）D218
SFPA_TD_N发射部分数据输入（反向）D119
SFPA_RD_P接收部分数据输出（正向）E413
SFPA_RD_N接收部分数据输出（反向）E312
SignalName DescriptionFPGApinSFPpin
SFPB_TX_Fault发射失效报警
2
SFPB_TX_DIS关断发射AA253
SFPB_SCLI2C通信时钟
4
SFPB_SDAI2C通信数据
5
SFPB_PRESENT复位
6
SFPB_RS0RX速率:RS0= 0: LOW BWRS0 = 1: FULL BWAB257
SFPB_RS1TX速率:RS1= 0: LOW BWRS1 = 1: FULL BWAD279
SFPB_LOSLOS告警
8
SFPB_TD_P发射部分数据输入（正向）C418
SFPB_TD_N发射部分数据输入（反向）C319
SFPB_RD_P接收部分数据输出（正向）D613
SFPB_RD_N接收部分数据输出（反向）D512
SignalName DescriptionFPGApinSFPpin
SFPC_TX_Fault发射失效报警
2
SFPC_TX_DIS关断发射AD283
SFPC_SCLI2C通信时钟
4
SFPC_SDAI2C通信数据
5
SFPC_PRESENT复位
6
SFPC_RS0RX速率:RS0= 0: LOW BWRS0 = 1: FULL BWY307
SFPC_RS1TX速率:RS1= 0: LOW BWRS1 = 1: FULL BWAA309
SFPC_LOSLOS告警
8
SFPC_TD_P发射部分数据输入（正向）B218
SFPC_TD_N发射部分数据输入（反向）B119
SFPC_RD_P接收部分数据输出（正向）B613
SFPC_RD_N接收部分数据输出（反向）B512
SignalName DescriptionFPGApinSFPpin
SFPD_TX_Fault发射失效报警
2
SFPD_TX_DIS关断发射AB293
SFPD_SCLI2C通信时钟
4
SFPD_SDAI2C通信数据
5
SFPD_PRESENT复位
6
SFPD_RS0RX速率:RS0= 0: LOW BWRS0 = 1: FULL BWAB307
SFPD_RS1TX速率:RS1= 0: LOW BWRS1 = 1: FULL BWAC299
SFPD_LOSLOS告警
8
SFPD_TD_P发射部分数据输入（正向）A418
SFPD_TD_N发射部分数据输入（反向）A319
SFPD_RD_P接收部分数据输出（正向）A813
SFPD_RD_N接收部分数据输出（反向）A712
15:PCIE 2.0接口
开发板底板具有PCIe 2.0X8接口，PCIe卡的外形尺寸符合标准PCIe卡电器规范要求，可以直接在普通的PC机的PCIe插槽上使用。开发板和电脑之间能够实现PCIeX8的数据通信。MK7325FB开发板具有16对GTX，其中8对用于PCIe 2.0 X8接口。
我们可以通过调节相应的模式开关来调整对应的PCIE模式管脚定义如下：表5-12-1 PCIE接口定义
SignalName FPGApin PCIEfinger pin
PCIE_PGU29A11
PCIE_CLK_PG8A13
PCIE_CLK_NG7A14
PCIE_TX0_PF2A16
PCIE_TX0_NF1A17
PCIE_TX1_PH2A21
PCIE_TX1_NH1A22
PCIE_TX2_PJ4A25
PCIE_TX2_NJ3A26
PCIE_TX3_PK2A29
PCIE_TX3_NK1A30
PCIE_TX4_PL4A35
PCIE_TX4_NL3A36
PCIE_TX5_PM2A39
PCIE_TX5_NM1A40
PCIE_TX6_PN4A43
PCIE_TX6_NN3A44
PCIE_TX7_PP2A47
PCIE_TX7_NP1A48
PCIE_RX0_PF6B14
PCIE_RX0_NF5B15
PCIE_RX1_PG4B19
PCIE_RX1_NG3B20
PCIE_RX2_PH6B23
PCIE_RX2_NH5B24
PCIE_RX3_PK6B27
PCIE_RX3_NK5B28
PCIE_RX4_PM6B33
PCIE_RX4_NM5B34
PCIE_RX5_PP6B37
PCIE_RX5_NP5B38
PCIE_RX6_PR4B41
PCIE_RX6_NR3B42
PCIE_RX7_PT6B45
PCIE_RX7_NT5B46
16: RTC和EEPROM
DS1337是一款低功耗，具有56字节非失性RAM的全BCD码时钟日历实时时钟芯片。M24C02是基于I2C总线的存储器件，遵循二线制协议，它具有接口方便，体积小，数据掉电不丢失等特点
RTCEEPROM
SDAAH29AH29
SCLAC30AC30
17: FEP接口
MLK-F12-CK03(MK7325FB)板载4个FEP(Fast Expand Port) 60 PIN 的 HEADER 。其中两个 FEP 接口构成一组FEPX2, 4个FEP构成两组。第一组共有48个IO/24 对差分，第二组FEP48个IO/24对差分和4对GTX( MLK-F12-CK03(MK7325FB)开发板具有16对GTX其中4对用于FEP 接口 ) 。管脚定义如下：表5-14-1 HEPA-1接口定义
SignalName FPGApin SignalNameFPGApin
A15V INB15V IN
A2GNDB2GND
A3GNDB3GND
A4BK18_L19P : J16B4BK18_L23P : C15
A5BK18_L19N : H16B5BK18_L23N : B15
A6BK18_L1P : L16B6BK18_L19P : F15
A7BK18_L1N : K16B7BK18_L19N : E16
A8BK18_L7P : H15B8BK18_L21P : D14
A9BK18_L7N : G15B9BK18_L21N : C14
A10BK18_L2P : L15B10BK18_L15P : C12
A11BK18_L2N : K15B11BK18_L15N : B12
A12GNDB12GND
A13BK18_L5P : K14B13BK18_L10P : H11
A14BK18_L5N : J14B14BK18_L10N : H12
A15BK18_L4P : K13B15BK18_L13P : D12
A16BK18_L4N : J13B16BK18_L13N : D13
A17BK18_L3P : L12B17BK18_L12P : G13
A18BK18_L3N : L13B18BK18_L12N : F13
A19BK18_L6P : L11B19BK18_L14P : F12
A20BK18_L6N : K11B20BK18_L14N : E13
A21GNDB21GND
A22BK18_L8P : J11B22BK18_L16P : F11
A23BK18_L8N : J12B23BK18_L16N : E11
A24BK18_L11P : H14B24BK18_L18P : D11
A25BK18_L11N : G14B25BK18_L18N : C11
A26BK18_L20P : E14B26BK18_L17P : A11
A27BK18_L20P : E15B27BK18_L17N : A12
A28BK18_L24P : B14B28BK18_L22P : B13
A29BK18_L24N : A15B29BK18_L22N : A13
A30GNDB30GND
表5-14-2 HEPA-2接口定义
SignalName FPGApin SignalNameFPGApin
C15V IND15V IN
C2GNDD2GND
C3GNDD3GND
C4
D4
C5
D5
C6
D6
C7
D7
C8
D8
C9
D9
C10
D10
C11
D11
C12GNDD12GND
C13
D13
C14
D14
C15GNDD15GND
C16MGT115_CLK1+ : U7D16MGT115_RX0+ : AA4
C17MGT115_CLK1- : U8D17MGT115_RX0- : AA3
C18GNDD18GND
C19MGT115_TX0+ : Y2D19MGT115_RX1+ : Y6
C20MGT115_TX0- : Y1D20MGT115_RX1- : Y5
C21GNDD21GND
C22MGT115_TX1+ : V2D22MGT115_RX2+ : W4
C23MGT115_TX1- : V1D23MGT115_RX2- : W3
C24GNDD24GND
C25MGT115_TX2+ : U4D25MGT115_RX3+ : V6
C26MGT115_TX2- : U3D26MGT115_RX3- : V5
C27GNDD27GND
C28MGT115_TX3+ : T2D28MGT115_CLK0+ : R8
C29MGT115_TX3- : T1D29MGT115_CLK0- : R7
C30GNDD30GND
表5-14-2 FEPB-1接口定义
SignalName FPGApin SignalNameFPGApin
A15V INB15V IN
A2GNDB2GND
A3GNDB3GND
A4BK12_L7P : AB24B4BK12_L9P : AC24
A5BK12_L7N : AC25B5BK12_L9N : AD24
A6BK12_L4P : AA22B6BK12_L1P : Y23
A7BK12_L4N : AA23B7BK12_L1N : Y24
A8BK12_L16P : AE25B8BK12_L8P : AC22
A9BK12_L16N : AF25B9BK12_L8N : AD22
A10BK12_L11P : AE23B10BK12_L23P : AH21
A11BK12_L11N : AF23B11BK12_L23N : AJ21
A12GNDB12GND
A13BK12_L18P : AG25B13BK12_L22P : AG20
A14BK12_L18N : AH25B14BK12_L22N : AH20
A15BK12_L21P : AJ22B15BK12_L13P : AF22
A16BK12_L21N : AJ23B16BK12_L13N : AG23
A17BK12_L20P : AG22B17BK12_L12P : AD23
A18BK12_L20N : AH23B18BK12_L12N : AE24
A19BK12_L24P : AK20B19BK12_L19P : AF20
A20BK12_L24N : AK21B20BK12_L19N : AF21
A21GNDB21GND
A22BK12_L14P : AG24B22BK12_L10P : AD21
A23BK12_L14N : AH24B23BK12_L10N : AE21
A24BK12_L15P : AJ24B24BK12_L5P : AC20
A25BK12_L15N : AK25B25BK12_L5N : AC21
A26BK12_L17P : AK23B26BK12_L3P : AB22
A27BK12_L17N : AK24B27BK12_L3N : AB23
A28BK12_L2P : Y21B28BK12_L6P : AA22
A29BK12_L2N : AA21B29BK12_L6N : AB20
A30GNDB30GND
表5-14-4 HEPB-2接口定义
SignalName FPGApin SignalNameFPGApin
C15V IND15V IN
C2GNDD2GND
C3GNDD3GND
C4
D4
C5
D5
C6
D6
C7
D7
C8
D8
C9
D9
C10
D10
C11
D11
C12GNDD12GND
C13
D13
C14
D14
C15
D15
C16
D16
C17
D17
C18
D18
C19
D19
C20
D20
C21GNDD21GND
C22
D22
C23
D23
C24
D24
C25
D25
C26
D26
C27
D27
C28
D28
C29
D29
C30GNDD30GND
18:按键
开发板底板具备3个（可用）按键输入，默认上拉，当按键按下时，接GND。
表5-15-2 底板按键接口定义
位号(底板)SignalName FPGApin BANK
BUT3BUTAA2813
BUT2BUTY2813
BUT1BUTAH2913
开发板核心板具备1个（可用）按键输入，默认上拉，当按键按下时，接GND
表5-15-2 底板按键接口定义
位号(底板)SignalName FPGApin BANK
K1KEY1C2264
19:LED
开发板底板具有3个用户LED
表5-16-2 底板LED定义
位号(底板)SignalName FPGApin BANK
D4LED1AB2846
D5LED2AA2746
D6LED3J2146
开发板核心板具有3个用户LED。
表5-16-3 核心板LED定义
位号(底板)SignalName FPGApin BANK
D17LED1T3014
D16LED2U3014
D15LED3V3014
20: 底板电源MLK-F12-CK03(MK7325FB)底板具有一个12V电源供电接口。此接口电源供电，可以用于实际开发和测试，请使用配套电源或稳压电源对开发板进行供电，板卡配套电源为DC-12V/5A。
21:风扇
FPGA正常工作时会产生大量的热量，开发板主芯片增加了一套散热风扇（散热片+风扇），防止芯片过热。风扇由底板电源供电。开发板出厂前，已安装风扇。表5-18-1 风扇
位号(底板)功能
U6风扇
6 结构尺寸图底板结构尺寸图：210(mm)x115(mm) PCB：6层
核心板结构尺寸图：68(mm)x80(mm) PCB：14层
附录1:命名规则米联客硬件全新启用新的命名规则，对于老的型号，两个名字会同时使用1 核心模块命名规则
2 开发平台命名规则S-代表单板F-代表核心板+底板方式的FEP扩展接口的开发平台H-代表核心板+底板方式的FMC-HPC扩展接口的开发平台L-代表核心板+底板方式的FMC-LPC扩展接口的开发平台
附录2:常见问题1 联系方式技术交流群网址： https://www.uisrc.com/f-380.html查看最新可以加入的QQ群
技术微信：18951232035技术电话：18951232035
官方微信公众号（新微信公众号）：
2 售后1、7天无理由退货(人为原因除外)2、质保期限：本司产品自快递签收之日起，提供一年质保服务(主芯片，比如FPGA 或者CPU等除外)。 3、维修换货，需提供淘宝订单编号或合同编号，联系销售/技术支持安排退回事宜。售后维修请登录工单系统：https://www.uisrc.com/plugin.php?id=x7ree_service4、以下情形不属于质保范畴。A:由于用户使用不当造成板子的损坏：比如电压过高造成的开发板短路，自行焊接造成的焊盘脱落、铜线起皮等 B:用户日常维护不当造成板子的损坏：比如放置不当导致线路板腐蚀、基板出现裂纹等5、质保范畴外（上方第4条）及质保期限以外的产品，本司提供有偿维修服务。维修仅收取器件材料成本，往返运费全部由客户承担。6、寄回地址，登录网页获取最新的售后地址：https://www.uisrc.com/t-1982.html3 销售天猫米联客旗舰店：https://milianke.tmall.com京东米联客旗舰店：https://milianke.jd.com/FPGA|SOC生态店：https://milianke.taobao.com
销售电话：18921033576
常州溧阳总部：常州溧阳市中关村吴潭渡路雅创高科制造谷 10-1幢楼4 在线视频https://www.uisrc.com/video.html5 资源下载https://www.uisrc.com/download.html6 软件或其他下载https://www.uisrc.com/f-download.html
页:
[1]