FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册

uisrc · 发表于 2022-6-25 17:11:54

1产品概述

DAQ4225/DAQ4229数据采集模块采用一颗TI的ADS4225/ ADS4229低功耗高性能模数转换芯片，实现了2通道125/250MSPS模数转换，并且支持2路数字IO输入/输出触发功能。模块采用自定义FEP扩展接口，具有成本低，实用性强的特性，可以适配"米联客"所有具备FEP扩展接口的板卡。

DAQ4225/DAQ4229一共有3个版本分别是LVCMOS接口-3.3V直流版、LVDS接口直流版、LVDS直流版。

以下介绍LVDS接口交流版的技术参数和测试方案。

注意事项：对于LVDS接口直流版、LVDS直流版必须使用FPGA的IO BANK必须为1.8V

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-1.png

2硬件参数概述1:主要参数概述

硬件参数
ADC芯片	AD4225/AD4229
采样精度	12bit
输出入电平	2VPP
模拟通道	2路
数字通道	2路
IO电平	1.8V LVDS
采样速度	ADS4225	ADS4229
	125M(固定时钟频率)	250M(固定时钟频率)
工作温度	-40°~+85°工业级

2:变压器选型

默认焊接变压器型号为ETC1-1TTR支持的射频输入频率范围为3~200MHZ，也可以焊接ETC1-1T-2TR，

ETC1-1T-2TR的支持的射频输入频率范围为0.05~3MHZ.

下面以默认焊接变压器ETC1-1TTR性能参数做一些说明，以下参数是在温度25°，信号输入阻抗50Ω

下测试获得，如果不是这个测试条件，以下参数也会不一样。

参数	频率范围	最大值
输入频率	3~200MHZ
变压器损耗	3~200MHZ	1.5db
振幅不平衡	3~50 MHZ	0.1db
振幅不平衡	3~200MHZ	0.5db
相位不平衡	3~50 MHZ	1.0 Degrees
相位不平衡	3~200MHZ	5.0 Degrees
输入回波损耗	3~200MHZ	10db
输入回波损耗	5~120MHZ	15db

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-2.png

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-3.png

3:引脚定义1:SMA引脚定义

引脚号	引脚名称	描述
PA	DAI	模拟输入通道1
PB	DBI	模拟输入通道2
TA	TriA	双向触发输入/输出1
TB	TriB	双向触发输入/输出2

2:ADS422X芯片功能LVDS引脚定义

通过设置不同的通信模式，AD422X具有LVDS DDR接口模式和LVCMOS SDR接口两种模式。下图是LVDS通信接口模式定义。

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-4.png

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-5.png

3:ADS422X芯片功能LVCMOS引脚定义

通过设置不同的通信模式，AD422X具有LVDS DDR接口模式和LVCMOS SDR接口两种模式。下图是LVCMOS通信接口模式定义。

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-6.png

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-7.png

4工作模式设置

ADS422X可以通过SPI接口配置内部寄存器实现工作模式设置，也可以通过GPIO配置方式实现工作模式的设置。以下只介绍GPIO配置模式：

GPIO配置模式只需要设置SEN脚的工作电平

SEN脚电平	模式
0V	二进制补码和并行CMOS 输出
0.375AVDD	偏移二进制和并行CMOS 输出
0.625AVDD	偏移二进制和DDR LVDS 输出
AVDD	二进制补码和DDR LVDS 输出

5原理图1:ADS422X交流输入设计

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-8.png

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-9.png

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-10.png

2:数字IO输入输出

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-11.png

3:FEP模块IO电平保护电路设计

FEP的接口电压可能不一致，可能导致FPGA IO或者FEP子卡的芯片IO损坏，因此设计如下电路，当工作于1.8V模式下，TPS79618可以正常上电，否则无法上电。

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-12.png

4:FEP功能定义

关于IO的pin脚约束请用户自行根据开发板提供的FEP接口找到IO定义进行约束。

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-13.png

6硬件接线

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-14.png

FEP-DAQ422X-2通道12bits-125/250M-LVDS-交流版(V1)使用手册-15.png

7测试结果

一般波形发生器具有50Ω输出阻抗，相当于信号中串接了一个50Ω的电阻，而变压器工作的时候在一定频率下等效为电阻，所以会产生分压，在变压器的第一级输入端，实际的电压是波形发生器分压后的结果。为了测量输入的信号幅度，可以用示波器在这个点查看电压是2VPP的时候，DAQ422X采集到的数据波形，以及波形经过变压器后产生的衰减。

首先通过JTAG下载提供的配套测试程序测试，并且通过在线逻辑分析仪查看的采集结果: