3-1-05 uifdma_dbuf 3.0 IP介绍
软件版本：vitis2021.1(vivado2021.1)操作系统：WIN10 64bit硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑！5.1概述 uifdma_dbuf IP是米联客研发用于配合FDMA完成数据传输控制的IP模块。FDMA-DBUF IP代码采用"对称设计"方法，读写代码对称，好处是代码结构清晰，读写过程一致，代码效率高，更加容易维护。本文只用到了写通道部分，读通道部分没有用到，但是我们还是介绍下。 uifdma_dbuf的信号接口包含了：AXI-LITE接口:用于PS端获取当前的中断帧号;FDMA_M接口:和FDMA相连接的数据接口ud_wx接口: uifdma_dbuf写数据通路接口ud_rx接口: uifdma_dbuf读数据通路接口以下只介绍uifdma_dbuf 的ud写数据通道和ud读数据通道5.2uifdma_dbuf 的ud信号定义写数据接口信号定义信号名称方向位宽功能描述
ud_wclkinput1写数据通路时钟
ud_wvsinput1写数据帧同步信号，当使能视频功能，每个ud_wvs的上升沿进行帧同步，否则该值设置为1
ud_wdeinput1写数据数据有效，高电平有效
ud_wdatainput32~128写数据
ud_wfulloutput1写数据FIFO满，当FIFO满，继续写入会导致数据溢出
wbuf_sync_ooutput7写数据帧同步输出，代表了正在操作的缓存号
wbuf_sync_iinput7写数据帧同步输入, 帧同步关系到内部缓存地址切换
fdma_wbufoutput7当fdma_wirq中断产生后，代表了当前已经写到DDR完成的帧缓存号
fdma_wirqoutput1写数据完成中断
读数据接口信号定义
信号名称方向位宽功能描述
ud_rclkinput1读数据通路时钟
ud_rvsinput1读数据帧同步信号，当使能视频功能，每个ud_rvs的上升沿进行帧同步，否则该值设置为1
ud_rdeinput1读数据数据有效，高电平有效
ud_rdatainput32~128读数据
ud_remptyoutput1读数据FIFO空，当FIFO非空，可以读出数据，当fdma工作在非视频模式下，可以用该信号去使能ud_rde
rbuf_sync_ooutput7读数据帧同步输出 ，代表了正在操作的缓存号
rbuf_sync_iinput7读数据帧同步输入, 帧同步关系到内部缓存地址切换
fdma_rbufoutput7当fdma_rirq中断产生后，代表了当前已经读到DDR完成的帧缓存号
fdma_rirqoutput
读数据完成中断
5.3FDMA-DBUF IP代码分析FDMA-DBUF IP代码采用"对称设计"方法，读写代码对称，好处是代码结构清晰，读写过程一致，代码效率高，更加容易维护。1:FDMA-DBUF写状态机为了配合AXI-FDMA IP发送数据到PS,我们写了一个uifdmadbuf ip，通过这个IP把用户编写的数据时序，转为AXI-FMDA接口数据流。该IP支持视频格式的帧同步，每一帧都进行同步，也支持没有帧同步的数据流方式传输。
2:FDMA的写时序波形图fdma_wready设置为1，当fdma_wbusy=0的时候代表FDMA的总线非忙，可以进行一次新的FDMA传输，这个时候可以设置fdma_wreq=1，同时设置fdma burst的起始地址和fdma_wsize本次需要传输的数据大小(以bytes为单位)。当fdma_wvalid=1的时候需要给出有效的数据，写入AXI总线。当最后一个数写完后，fdma_wvalid和fdma_wbusy变为0。AXI4总线最大的burst lenth是256，而经过封装后，用户接口的fdma_size可以任意大小的，fdma ip内部代码控制每次AXI4总线的Burst长度，这样极大简化了AXI4总线协议的使用。3:FDMA-DBUF写状态机读数据的过程和写数据的过程是对称的，状态机如下：为了配合AXI-FDMA IP发送数据到PS,我们写了一个uifdmadbuf ip，通过这个IP把用户编写的数据时序，转为AXI-FMDA接口数据流。该IP支持视频格式的帧同步，每一帧都进行同步，也支持没有帧同步的数据流方式传输。4:FDMA的读时序波形图fdma_rready设置为1，当fdma_rbusy=0的时候代表FDMA的总线非忙，可以进行一次新的FDMA传输，这个时候可以设置fdma_rreq=1，同时设置fdma burst的起始地址和fdma_rsize本次需要传输的数据大小(以bytes为单位)。当fdma_rvalid=1的时候需要给出有效的数据，写入AXI总线。当最后一个数写完后，fdma_rvalid和fdma_rbusy变为0。同样对于AXI4总线的读操作，AXI4总线最大的burst lenth是256，而经过封装后，用户接口的fdma_size可以任意大小的，fdma ip内部代码控制每次AXI4总线的Burst长度，这样极大简化了AXI4总线协议的使用。5.4源码分析米联客自定义IP路径在配套的soc_prj/uisrc/03_ip路径下，如下图所示：代码的层次结构如下：源码部分一共有包括4个文件：fs_cap.v该文件用于帧同步信号的抓取，采样边沿抓取方式。uidbufirq.v文件用来保存一帧数据发送完毕后产生的中断，ps部分可以通过axi-lite接口读取中断值知道哪一个地址完成数据传输。uidbuf.v文件是完成用户数据到FDMA接口数据转换的关键代码，同时该代码完成了中断控制，帧缓存控制。uifdma_dbuf.v该文件是该IP的顶层文件1:uidbuf.v
/*******************************MILIANKE********************************Company : MiLianKe Electronic Technology Co., Ltd.*WebSite:https://www.milianke.com*TechWeb:https://www.uisrc.com*tmall-shop:https://milianke.tmall.com*jd-shop:https://milianke.jd.com*taobao-shop1: https://milianke.taobao.com*Create Date: 2021/10/15*File Name: uidbuf.v*Description: *Declaration:*The reference demo provided by Milianke is only used for learning. *We cannot ensure that the demo itself is free of bugs, so users *should be responsible for the technical problems and consequences*caused by the use of their own products.*Copyright: Copyright (c) MiLianKe*All rights reserved.*Revision: 1.0*Signal description*1) _i input*2) _o output*3) _n activ low*4) _dg debug signal *5) _r delay or register*6) _s state mechine*********************************************************************/`timescale 1ns / 1ps
module uidbuf#(parameterinteger VIDEO_ENABLE = 1,//使能视频帧支持功能parameterinteger ENABLE_WRITE = 1,//使能写通道parameterinteger ENABLE_READ = 1,//使能读通道
parameterinteger AXI_DATA_WIDTH = 128,//AXI总线数据位宽parameterinteger AXI_ADDR_WIDTH = 32, //AXI总线地址位宽
parameterinteger W_BUFDEPTH = 2048, //写通道AXI设置FIFO缓存大小parameterinteger W_DATAWIDTH = 32, //写通道AXI设置数据位宽大小parameter W_BASEADDR = 0, //写通道设置内存起始地址parameterinteger W_DSIZEBITS = 24, //写通道设置缓存数据的增量地址大小，用于FDMA DBUF 计算帧缓存起始地址parameterinteger W_XSIZE = 1920, //写通道设置X方向的数据大小，代表了每次FDMA 传输的数据长度parameterinteger W_XSTRIDE = 1920, //写通道设置X方向的Stride值，主要用于图形缓存应用parameterinteger W_YSIZE = 1080, //写通道设置Y方向值，代表了进行了多少次XSIZE传输parameterinteger W_XDIV = 2, //写通道对X方向数据拆分为XDIV次传输，减少FIFO的使用parameterinteger W_BUFSIZE = 3, //写通道设置帧缓存大小，目前最大支持128帧，可以修改参数支持更缓存数
parameterinteger R_BUFDEPTH = 2048, //读通道AXI设置FIFO缓存大小parameterinteger R_DATAWIDTH = 32, //读通道AXI设置数据位宽大小parameter R_BASEADDR = 0, //读通道设置内存起始地址parameterinteger R_DSIZEBITS = 24, //读通道设置缓存数据的增量地址大小，用于FDMA DBUF 计算帧缓存起始地址parameterinteger R_XSIZE = 1920, //读通道设置X方向的数据大小，代表了每次FDMA 传输的数据长度parameterinteger R_XSTRIDE = 1920, //读通道设置X方向的Stride值，主要用于图形缓存应用parameterinteger R_YSIZE = 1080, //读通道设置Y方向值，代表了进行了多少次XSIZE传输parameterinteger R_XDIV = 2, //读通道对X方向数据拆分为XDIV次传输，减少FIFO的使用parameterinteger R_BUFSIZE = 3 //读通道设置帧缓存大小，目前最大支持128帧，可以修改参数支持更缓存数)(input wire ui_clk, //和FDMA AXI总线时钟一致input wire ui_rstn, //和FDMA AXI复位一致//sensor input -W_FIFO--------------input wire W_wclk_i, //用户写数据接口时钟input wire W_FS_i, //用户写数据接口同步信号，对于非视频帧一般设置为1input wire W_wren_i, //用户写数据使能input wire W_data_i, //用户写数据output reg W_sync_cnt_o =0, //写通道BUF帧同步输出inputwire W_buf_i, // 写通道BUF帧同步输入output wire W_full,
//----------fdma signals write------- output wire fdma_waddr, //FDMA写通道地址output wire fdma_wareq, //FDMA写通道请求output wire fdma_wsize, //FDMA写通道一次FDMA的传输大小 inputwire fdma_wbusy, //FDMA处于BUSY状态，AXI总线正在写操作 output wire fdma_wdata, //FDMA写数据inputwire fdma_wvalid, //FDMA 写有效output wire fdma_wready, //FDMA写准备好，用户可以写数据output reg fmda_wbuf =0, //FDMA的写帧缓存号输出output wire fdma_wirq, //FDMA一次写完成的数据传输完成后，产生中断。 //----------fdma signals read-------inputwire R_rclk_i, //用户读数据接口时钟inputwire R_FS_i, //用户读数据接口同步信号，对于非视频帧一般设置1inputwire R_rden_i, //用户读数据使能output wire R_data_o, //用户读数据output reg R_sync_cnt_o =0, //读通道BUF帧同步输出inputwire R_buf_i, //写通道BUF帧同步输入output wire R_empty,
output wire fdma_raddr, // FDMA读通道地址output wire fdma_rareq, // FDMA读通道请求output wire fdma_rsize, // FDMA读通道一次FDMA的传输大小 inputwire fdma_rbusy, // FDMA处于BUSY状态，AXI总线正在读操作 inputwire fdma_rdata, // FDMA读数据inputwire fdma_rvalid, // FDMA 读有效output wire fdma_rready, // FDMA读准备好，用户可以写数据output reg fmda_rbuf =0, // FDMA的读帧缓存号输出output wire fdma_rirq // FDMA一次读完成的数据传输完成后，产生中断);
// 计算Log2function integer clog2;input integer value;begin value = value-1; for (clog2=0; value>0; clog2=clog2+1) value = value>>1; end endfunction
//FDMA读写状态机的状态值，一般4个状态值即可 localparam S_IDLE=2'd0;localparam S_RST =2'd1;localparam S_DATA1 =2'd2; localparam S_DATA2 =2'd3;
// 通过设置通道使能，可以优化代码的利用率generateif(ENABLE_WRITE == 1)begin : FDMA_WRITE_ENABLE
localparam WFIFO_DEPTH = W_BUFDEPTH; //写通道FIFO深度localparam W_WR_DATA_COUNT_WIDTH = clog2(WFIFO_DEPTH)+1; //计算FIFO的写通道位宽localparam W_RD_DATA_COUNT_WIDTH = clog2(WFIFO_DEPTH*W_DATAWIDTH/AXI_DATA_WIDTH)+1;//clog2(WFIFO_DEPTH/(AXI_DATA_WIDTH/W_DATAWIDTH))+1;
localparam WYBUF_SIZE = (W_BUFSIZE - 1'b1); //写通道需要完成多少次XSIZE操作localparam WY_BURST_TIMES = (W_YSIZE*W_XDIV); //写通道需要完成的FDMA burst 操作次数，XDIV用于把XSIZE分解多次传输localparam FDMA_WX_BURST = (W_XSIZE*W_DATAWIDTH/AXI_DATA_WIDTH)/W_XDIV; //FDMA BURST 一次的大小localparam WX_BURST_ADDR_INC = (W_XSIZE*(W_DATAWIDTH/8))/W_XDIV; //FDMA每次burst之后的地址增加localparam WX_LAST_ADDR_INC = (W_XSTRIDE-W_XSIZE)*(W_DATAWIDTH/8) + WX_BURST_ADDR_INC; //根据stride值计算出来最后一次地址
(*mark_debug = "true"*) (* KEEP = "TRUE" *) wireW_wren_ri = W_wren_i;
assign fdma_wready = 1'b1;reg fdma_wareq_r= 1'b0;reg W_FIFO_Rst=0; (*mark_debug = "true"*) (* KEEP = "TRUE" *)wire W_FS;(*mark_debug = "true"*) (* KEEP = "TRUE" *)reg W_MS=0; reg W_addr=0; (*mark_debug = "true"*) (* KEEP = "TRUE" *)reg W_bcnt=0; (*mark_debug = "true"*) (* KEEP = "TRUE" *)wire W_rcnt;(*mark_debug = "true"*) (* KEEP = "TRUE" *)reg W_REQ=0; (*mark_debug = "true"*) (* KEEP = "TRUE" *)reg wirq_dly_cnt =0;reg wdiv_cnt =0;reg wrst_cnt =0;reg fmda_wbufn;
(*mark_debug = "true"*) (* KEEP = "TRUE" *) wire wirq= fdma_wirq;
assign fdma_wsize = FDMA_WX_BURST;assign fdma_wirq = (wirq_dly_cnt>0);
assign fdma_waddr = W_BASEADDR + {fmda_wbufn,W_addr};//由于FPGA逻辑做乘法比较复杂，因此通过设置高位地址实现缓存设置
reg W_MS_r =0;always @(posedge ui_clk) W_MS_r <= W_MS;
//每次FDMA DBUF 完成一帧数据传输后，产生中断，这个中断持续60个周期的uiclk,这里的延迟必须足够ZYNQ IP核识别到这个中断always @(posedge ui_clk) begin if(ui_rstn == 1'b0)begin wirq_dly_cnt <= 6'd0; fmda_wbuf <=0; end else if((W_MS_r == S_DATA2) && (W_MS == S_IDLE))begin wirq_dly_cnt <= 60; fmda_wbuf <= fmda_wbufn; end else if(wirq_dly_cnt >0) wirq_dly_cnt <= wirq_dly_cnt - 1'b1;end
//帧同步，对于视频有效fs_cap #(.VIDEO_ENABLE(VIDEO_ENABLE))fs_cap_W0( .clk_i(ui_clk), .rstn_i(ui_rstn), .vs_i(W_FS_i), .fs_cap_o(W_FS));
assign fdma_wareq = fdma_wareq_r;
//写通道状态机，采用4个状态值描述 always @(posedge ui_clk) begin if(!ui_rstn)begin W_MS <= S_IDLE; W_FIFO_Rst <= 0; W_addr <= 0; W_sync_cnt_o <= 0; W_bcnt <= 0; wrst_cnt <= 0; wdiv_cnt <= 0; fmda_wbufn <= 0; fdma_wareq_r <= 1'd0; end else begin case(W_MS) S_IDLE:begin W_addr <= 0; W_bcnt <= 0; wrst_cnt <= 0; wdiv_cnt <=0; if(W_FS) begin //帧同步，对于非视频数据一般常量为1 W_MS <= S_RST; if(W_sync_cnt_o < WYBUF_SIZE) //输出帧同步计数器 W_sync_cnt_o <= W_sync_cnt_o + 1'b1; else W_sync_cnt_o <= 0; end end S_RST:begin//帧同步，对于非视频数据直接跳过,对于视频数据，会同步每一帧，并且复位数据FIFO fmda_wbufn <= W_buf_i; wrst_cnt <= wrst_cnt + 1'b1; if((VIDEO_ENABLE == 1) && (wrst_cnt < 40)) W_FIFO_Rst <= 1; else if((VIDEO_ENABLE == 1) && (wrst_cnt < 100)) W_FIFO_Rst <= 0; else if(fdma_wirq == 1'b0) begin W_MS <= S_DATA1; end end S_DATA1:begin //发送写FDMA请求 if(fdma_wbusy == 1'b0 && W_REQ )begin fdma_wareq_r<= 1'b1; end else if(fdma_wbusy == 1'b1) begin fdma_wareq_r<= 1'b0; W_MS <= S_DATA2; end end S_DATA2:begin //写有效数据 if(fdma_wbusy == 1'b0)begin if(W_bcnt == WY_BURST_TIMES - 1'b1) //判断是否传输完毕 W_MS <= S_IDLE; else begin if(wdiv_cnt < W_XDIV - 1'b1)begin//如果对XSIZE做了分次传输，一个XSIZE也需要XDIV次FDMA完成传输 W_addr <= W_addr +WX_BURST_ADDR_INC;//计算地址增量 wdiv_cnt <= wdiv_cnt + 1'b1; end else begin W_addr <= W_addr + WX_LAST_ADDR_INC; //计算最后一次地址增量，最后一次地址根据stride 计算 wdiv_cnt <= 0; end W_bcnt <= W_bcnt + 1'b1; W_MS <= S_DATA1; end end end default: W_MS <= S_IDLE; endcase end end
//写通道的数据FIFO，采用了原语调用xpm_fifo_async fifo，当FIFO存储的数据阈值达到一定量，一般满足一次FDMA的burst即可发出请求wire W_rbusy;always@(posedge ui_clk) W_REQ<= (W_rcnt > FDMA_WX_BURST - 2)&&(~W_rbusy);
xpm_fifo_async # (.FIFO_MEMORY_TYPE ("auto"), //string; "auto", "block", or "distributed";.ECC_MODE ("no_ecc"), //string; "no_ecc" or "en_ecc";.RELATED_CLOCKS (0), //positive integer; 0 or 1.FIFO_WRITE_DEPTH (WFIFO_DEPTH), //positive integer.WRITE_DATA_WIDTH (W_DATAWIDTH), //positive integer.WR_DATA_COUNT_WIDTH (W_WR_DATA_COUNT_WIDTH), //positive integer.PROG_FULL_THRESH (20), //positive integer.FULL_RESET_VALUE (0), //positive integer; 0 or 1.USE_ADV_FEATURES ("0707"), //string; "0000" to "1F1F"; .READ_MODE ("fwft"), //string; "std" or "fwft";.FIFO_READ_LATENCY (0), //positive integer;.READ_DATA_WIDTH (AXI_DATA_WIDTH), //positive integer.RD_DATA_COUNT_WIDTH (W_RD_DATA_COUNT_WIDTH), //positive integer.PROG_EMPTY_THRESH (10), //positive integer.DOUT_RESET_VALUE ("0"), //string.CDC_SYNC_STAGES (2), //positive integer.WAKEUP_TIME (0) //positive integer; 0 or 2;) xpm_fifo_W_inst ( .rst ((ui_rstn == 1'b0) || (W_FIFO_Rst == 1'b1)), .wr_clk (W_wclk_i), .wr_en (W_wren_i), .din (W_data_i), .full (W_full), .overflow (), .prog_full (), .wr_data_count (), .almost_full (), .wr_ack (), .wr_rst_busy (), .rd_clk (ui_clk), .rd_en (fdma_wvalid), .dout (fdma_wdata), .empty (), .underflow (), .rd_rst_busy (W_rbusy), .prog_empty (), .rd_data_count (W_rcnt), .almost_empty (), .data_valid (W_dvalid), .sleep (1'b0), .injectsbiterr (1'b0), .injectdbiterr (1'b0), .sbiterr (), .dbiterr ()
);endelse begin : FDMA_WRITE_DISABLE
//----------fdma signals write------- assign fdma_waddr = 0;assign fdma_wareq = 0;assign fdma_wsize = 0; assign fdma_wdata = 0;assign fdma_wready = 0;assign fdma_wirq = 0; assign W_full = 0;
endendgenerate
generateif(ENABLE_READ == 1)begin : FDMA_READ// 通过设置通道使能，可以优化代码的利用率localparam RYBUF_SIZE = (R_BUFSIZE - 1'b1); //读通道需要完成多少次XSIZE操作localparam RY_BURST_TIMES = (R_YSIZE*R_XDIV); //读通道需要完成的FDMA burst 操作次数，XDIV用于把XSIZE分解多次传输localparam FDMA_RX_BURST = (R_XSIZE*R_DATAWIDTH/AXI_DATA_WIDTH)/R_XDIV; //FDMA BURST 一次的大小localparam RX_BURST_ADDR_INC = (R_XSIZE*(R_DATAWIDTH/8))/R_XDIV; //FDMA每次burst之后的地址增加localparam RX_LAST_ADDR_INC = (R_XSTRIDE-R_XSIZE)*(R_DATAWIDTH/8) + RX_BURST_ADDR_INC; //根据stride值计算出来最后一次地址
localparam RFIFO_DEPTH = R_BUFDEPTH*R_DATAWIDTH/AXI_DATA_WIDTH;//R_BUFDEPTH/(AXI_DATA_WIDTH/R_DATAWIDTH);localparam R_WR_DATA_COUNT_WIDTH = clog2(RFIFO_DEPTH)+1; //读通道FIFO 输入部分深度localparam R_RD_DATA_COUNT_WIDTH = clog2(R_BUFDEPTH)+1; //写通道FIFO输出部分深度
assign fdma_rready = 1'b1;reg fdma_rareq_r= 1'b0;reg R_FIFO_Rst=0; wire R_FS;reg R_MS=0; reg R_addr=0; reg R_bcnt=0; wire R_wcnt;reg R_REQ=0; reg rirq_dly_cnt =0;reg rdiv_cnt =0;reg rrst_cnt =0;reg fmda_rbufn;assign fdma_rsize = FDMA_RX_BURST;assign fdma_rirq = (rirq_dly_cnt>0);
assign fdma_raddr = R_BASEADDR + {fmda_rbufn,R_addr};//由于FPGA逻辑做乘法比较复杂，因此通过设置高位地址实现缓存设置
reg R_MS_r =0;always @(posedge ui_clk) R_MS_r <= R_MS;
//每次FDMA DBUF 完成一帧数据传输后，产生中断，这个中断持续60个周期的uiclk,这里的延迟必须足够ZYNQ IP核识别到这个中断always @(posedge ui_clk) begin if(ui_rstn == 1'b0)begin rirq_dly_cnt <= 6'd0; fmda_rbuf <=0; end else if((R_MS_r == S_DATA2) && (R_MS == S_IDLE))begin rirq_dly_cnt <= 60; fmda_rbuf <= fmda_rbufn; end else if(rirq_dly_cnt >0) rirq_dly_cnt <= rirq_dly_cnt - 1'b1;end
//帧同步，对于视频有效fs_cap #(.VIDEO_ENABLE(VIDEO_ENABLE))fs_cap_R0(.clk_i(ui_clk),.rstn_i(ui_rstn),.vs_i(R_FS_i),.fs_cap_o(R_FS));
assign fdma_rareq = fdma_rareq_r;
//读通道状态机，采用4个状态值描述 always @(posedge ui_clk) begin if(!ui_rstn)begin R_MS <= S_IDLE; R_FIFO_Rst <= 0; R_addr <= 0; R_sync_cnt_o <= 0; R_bcnt <= 0; rrst_cnt <= 0; rdiv_cnt <= 0; fmda_rbufn <= 0; fdma_rareq_r<= 1'd0; end else begin case(R_MS) //帧同步，对于非视频数据一般常量为1 S_IDLE:begin R_addr <= 0; R_bcnt <= 0; rrst_cnt <= 0; rdiv_cnt <=0; if(R_FS) begin R_MS <= S_RST; if(R_sync_cnt_o < RYBUF_SIZE) //输出帧同步计数器，当需要用读通道做帧同步的时候使用 R_sync_cnt_o <= R_sync_cnt_o + 1'b1; else R_sync_cnt_o <= 0; end end S_RST:begin//帧同步，对于非视频数据直接跳过,对于视频数据，会同步每一帧，并且复位数据FIFO fmda_rbufn <= R_buf_i; rrst_cnt <= rrst_cnt + 1'b1; if((VIDEO_ENABLE == 1) && (rrst_cnt < 40)) R_FIFO_Rst <= 1; else if((VIDEO_ENABLE == 1) && (rrst_cnt < 100)) R_FIFO_Rst <= 0; else if(fdma_rirq == 1'b0) begin R_MS <= S_DATA1; end end S_DATA1:begin if(fdma_rbusy == 1'b0 && R_REQ)begin fdma_rareq_r<= 1'b1; end else if(fdma_rbusy == 1'b1) begin fdma_rareq_r<= 1'b0; R_MS <= S_DATA2; end end S_DATA2:begin //写有效数据 if(fdma_rbusy == 1'b0)begin if(R_bcnt == RY_BURST_TIMES - 1'b1) //判断是否传输完毕 R_MS <= S_IDLE; else begin if(rdiv_cnt < R_XDIV - 1'b1)begin//如果对XSIZE做了分次传输，一个XSIZE也需要XDIV次FDMA完成传输 R_addr <= R_addr +RX_BURST_ADDR_INC;//计算地址增量 rdiv_cnt <= rdiv_cnt + 1'b1; end else begin R_addr <= R_addr + RX_LAST_ADDR_INC; //计算最后一次地址增量，最后一次地址根据stride 计算 rdiv_cnt <= 0; end R_bcnt <= R_bcnt + 1'b1; R_MS <= S_DATA1; end end end default:R_MS <= S_IDLE; endcase endend
//写通道的数据FIFO，采用了原语调用xpm_fifo_async fifo，当FIFO存储的数据阈值达到一定量，一般满足一次FDMA的burst即可发出请求wire R_wbusy;always@(posedge ui_clk) R_REQ<= (R_wcnt < FDMA_RX_BURST - 2)&&(~R_wbusy);
xpm_fifo_async # (.FIFO_MEMORY_TYPE ("auto"), //string; "auto", "block", or "distributed";.ECC_MODE ("no_ecc"), //string; "no_ecc" or "en_ecc";.RELATED_CLOCKS (0), //positive integer; 0 or 1.FIFO_WRITE_DEPTH (RFIFO_DEPTH), //positive integer.WRITE_DATA_WIDTH (AXI_DATA_WIDTH), //positive integer.WR_DATA_COUNT_WIDTH (R_WR_DATA_COUNT_WIDTH), //positive integer.PROG_FULL_THRESH (20), //positive integer.FULL_RESET_VALUE (0), //positive integer; 0 or 1.USE_ADV_FEATURES ("0707"), //string; "0000" to "1F1F"; .READ_MODE ("fwft"), //string; "std" or "fwft";.FIFO_READ_LATENCY (0), //positive integer;.READ_DATA_WIDTH (R_DATAWIDTH), //positive integer.RD_DATA_COUNT_WIDTH (R_RD_DATA_COUNT_WIDTH), //positive integer.PROG_EMPTY_THRESH (10), //positive integer.DOUT_RESET_VALUE ("0"), //string.CDC_SYNC_STAGES (2), //positive integer.WAKEUP_TIME (0) //positive integer; 0 or 2;) xpm_fifo_R_inst ( .rst ((ui_rstn == 1'b0) || (W_FIFO_Rst == 1'b1)), .wr_clk (ui_clk), .wr_en (fdma_rvalid), .din (fdma_rdata), .full (), .overflow (), .prog_full (), .wr_data_count (R_wcnt), .almost_full (), .wr_ack (), .wr_rst_busy (R_wbusy), .rd_clk (R_rclk_i), .rd_en (R_rden_i), .dout (R_data_o), .empty (R_empty), .underflow (), .rd_rst_busy (), .prog_empty (), .rd_data_count (), .almost_empty (), .data_valid (), .sleep (1'b0), .injectsbiterr (1'b0), .injectdbiterr (1'b0), .sbiterr (), .dbiterr ()
);endelse begin : FDMA_READ_DISABLE
assign fdma_raddr = 0;assign fdma_rareq = 0;assign fdma_rsize = 0; assign fdma_rdata = 0;assign fdma_rready = 0;assign fdma_rirq = 0; assign R_empty = 1'b0;
endendgenerate
endmodule
2:fs_cap.v
/*******************************MILIANKE********************************Company : MiLianKe Electronic Technology Co., Ltd.*WebSite:https://www.milianke.com*TechWeb:https://www.uisrc.com*tmall-shop:https://milianke.tmall.com*jd-shop:https://milianke.jd.com*taobao-shop1: https://milianke.taobao.com*Create Date: 2021/10/15*Module Name:fs_cap*File Name:fs_cap.v*Description: *The reference demo provided by Milianke is only used for learning. *We cannot ensure that the demo itself is free of bugs, so users *should be responsible for the technical problems and consequences*caused by the use of their own products.*Copyright: Copyright (c) MiLianKe*All rights reserved.*Revision: 1.0*Signal description*1) _i input*2) _o output*3) _n activ low*4) _dg debug signal *5) _r delay or register*6) _s state mechine*********************************************************************/`timescale 1ns / 1ps
module fs_cap#(parameterintegerVIDEO_ENABLE = 1)(inputclk_i,inputrstn_i,inputvs_i,output reg fs_cap_o);
regCNT_FS = 6'b0;regCNT_FS_n = 6'b0;reg FS = 1'b0;//异步信号定义，告诉工具异步信号不用分析时序(* ASYNC_REG = "TRUE" *) reg vs_i_r1;(* ASYNC_REG = "TRUE" *) reg vs_i_r2;(* ASYNC_REG = "TRUE" *) reg vs_i_r3;(* ASYNC_REG = "TRUE" *) reg vs_i_r4;//异步转同步always@(posedge clk_i) begin vs_i_r1 <= vs_i; vs_i_r2 <= vs_i_r1; vs_i_r3 <= vs_i_r2; vs_i_r4 <= vs_i_r3;end
//同步vs信号，只有当使能了VIDEO_ENABLE才会启作用always@(posedge clk_i) begin if(!rstn_i)begin fs_cap_o <= 1'd0; end else if(VIDEO_ENABLE == 1)begin //当VIDEO_ENABLE=1，vs的上升沿有效,用于视频同步 if({vs_i_r4,vs_i_r3} == 2'b01)begin fs_cap_o <= 1'b1; end else begin fs_cap_o <= 1'b0; end end else begin//当VIDEO_ENABLE=0，直接寄存一次vs_i_r4 fs_cap_o <= vs_i_r4; endend
endmodule
3:uidbufirq.v这个部分的功能只有在PS需要获取中断后的帧缓存通道才会用到，PS通过axi-lite接口可以读取到寄存器的值。关于更多AXI4总线相关知识可以阅读"3-2-02_axi_bus_7035fa.pdf" 这个章节，这个章节专讲AXI4总线，其中也详细讲解了FDMA的代码分析。(注意: 7035fa代表了zynq系列中MZ7035FA这个子型号) 这里主要看代码的最后，根据中断信号寄存内存的中断号
// 当写中断产生的时候，寄存当前的帧缓存号到fdma_wbfu_irq寄存器always @(posedge S_AXI_ACLK) fdma_wirq_r <= fdma_wirq;
always @(posedge S_AXI_ACLK)beginif( S_AXI_ARESETN == 1'b0) fdma_wbuf_irq <= 0;else if(fdma_wirq_r == 1'b0 & fdma_wirq == 1'b1) fdma_wbuf_irq <= fdma_wbuf; end
// 当读中断产生的时候，寄存当前的帧缓存号到fdma_wbfu_irq寄存器always @(posedge S_AXI_ACLK) fdma_rirq_r <= fdma_rirq;
always @(posedge S_AXI_ACLK)beginif( S_AXI_ARESETN == 1'b0) fdma_rbuf_irq <= 0;else if(fdma_rirq_r == 1'b0 & fdma_rirq == 1'b1) fdma_rbuf_irq <= fdma_rbuf; end
// User logic endsendmodule
页:
[1]