2-3-11 基于FPGA的UART串口接收驱动设计
软件版本：VIVADO2021.1操作系统：WIN10 64bit硬件平台：适用XILINX A7/K7/Z7/ZU/KU系列FPGA登录米联客(MiLianKe)FPGA社区-www.uisrc.com观看免费视频课程、在线答疑解惑！1 概述UART串口通信是应用非常广泛的一种串行异步通信方式，常用的异步串口包括RS232\RS482\RS485。RS232的逻辑1的电平为-3～-15V，逻辑0的电平为+3～+15V，下图是老式的DB9串口线。标准的DB9接口定义如下：序号DB9公头DB9母头
1CD载波检测CD载波检测
2RXD接收端接收TXD发送端发送数据
3TXD发送数据RXD接收端接收数据
4DTR数据终端就绪DTR数据终端就绪
5GND系统接地GND系统接地
6DSR数据准备就绪DSR数据准备就绪
7RTS发送请求CTS清除请求
8CTS清除发送RTS发送请求
9RI振铃指示器RI振铃指示器
实际上一般RS232只使用到TXD RXD两个信号。RS485/422采用差分信号负逻辑，逻辑"1"以两线间的电压差为-(2~6)V表示；逻辑"0"以两线间的电压差为+(2~6)V表示，由于采用差分方式可以具有更高的速度和更强的抗干扰能力，具有更远的传输距离。由于RS485/RS422更多出现在工业场合，因此一般采用接线端子方式接线。老式DB9串口基本上已经消失了，但是UART串口更加广泛地使用，比如我们常见的USB串口，就是通过USB接口芯片，实现了以TTL电平方式的UART串口通信。数据通过USB接口进行传输，通过UART串口芯片完成USB协议到UART串口协议的相互转换。实验目的：1：实现UART串口接收控制器的设计2：完成仿真验证，仿真模拟发送三组数据接收成功2 UART接收驱动设计2.1 系统框图如下图所示，米联客设计的UART发送控制器包含4个主要模块：波特率发生器、抗干扰过采样模块、起始位检测模块，移位模块。2.2 UART接收时序下图中，UART串口通信数据格式包括1bit起始位、8bits数据位、1bit停止位，不包含奇偶校验位。上图中，对接收数据进行过采样，对一个波特率位的数据以8倍波特率采样，通过判断低电平和高电平采样的次数，决定最终采集的是高电平还是低电平。多次采样可以提高总线的抗干扰能力。在开始编写串口接收驱动前，我们需要了解以下概念：波特率：UART采用异步通信方式，数据收发双方只有在同一波特率才能正常通信。波特率代表了UART完成1个时间单位数据位或者控制位的时间。通常，我们需要对系统时钟进行分频来产生正确的波特率，所以计算分频系数尤为重要，比如系统时钟是100_000_000HZ，波特率是115200，那么分频系数为=100_000_000/115200-1起始位：UART数据总线由高电平变低电平，并且持续1个波特率时间代表数据的起始。数据位：每个数据位占用1个波特率时间，本文实验发送1BYTE字节需要占用8个波特率时间。停止位：如果没有奇偶校验位，数据位结束后，保持1/1.5/2个波特率的高电平代表了停止位。奇偶校验：用于校对数据，对于UART通信，可以根据实际情况选择是否需要支持奇偶校验。2.3 驱动接口时序图米联客设计了一种通用简洁的驱动接口，包含以下信号：xxx_rdata：接收的数据xxx_rvalid：接收的有效数据这里xxx代表了uart2.4 驱动源码代码如下：
/*******************************UART接收驱动*********************--以下是米联客设计的UART接收驱动器--1.代码简洁，占用极少逻辑资源，代码结构清晰，逻辑设计严谨--2.O_uart_rvalid有效，代表数据O_uart_rdata有效--3.抗干扰设计，对每个bit采用8倍采样，如果采样到低电平的次数大于高电平，则为0，否则为1*********************************************************************/
`timescale 1ns / 1ns//仿真时间刻度/精度
module uiuart_rx#( parameter integerBAUD_DIV = 10416//波特率分频参数，BAUD_DIV=系统时钟频率/波特率-1 比如100M系统时钟，波特率115200 BAUD_DIV= 100_000_000/115200-1)(input I_clk, //系统时钟输入input I_uart_rstn,//系统复位输入input I_uart_rx,//uart rx 总线信号输入output O_uart_rdata,//uart rx接收到的数据输出output O_uart_rvalid// uart rx 接收数据有效信号，当为1的时候O_uart_rdata数据有效);
localparamBAUD_DIV_SAMP = (BAUD_DIV/8)-1; //多次采样，按照波特率系数的八分之一进行采样
wire bps_en ; //波特率使能信号wire samp_en ; //采样使能信号wire bit_cap_done ; //uart rx总线信号采样有效数据完成wire uart_rx_done ; //uart 1byte 接收完成wire bit_data ; //接收的1bit数据wire I_uart_rxnt; //I_uart_rxnt的启动信号检测，当变为低电平，代表可能存在起始位(UART 起始位为低电平)
reg baud_div = 14'd0;//波特率分频计数器reg samp_cnt = 14'd0;//采样计数器reg I_uart_rx_r = 5'd0;//异步采集多次寄存reg bit_cnt=4'd0;//bit 计数器reg cap_cnt=4'd0;//cap 计数器reg rx_bit_tmp = 5'd0;//rx_bit_tmp用于多次采样，通过计算采样到高电平次数和低电平次数，判断本次采样是高电平还是低电平reg rx_data = 8'd0;//数据接收寄存器
reg bps_start_en_r = 1'b0;reg bit_cap_done_r = 1'b0;reg bps_start_en,start_check_done,start_check_failed;
assign bps_en = (baud_div == (BAUD_DIV - 1'b1)); //完成一次波特率传输信号assign samp_en = (samp_cnt == (BAUD_DIV_SAMP - 1'b1 )); //完成一次波特率采样信号assign bit_cap_done = (cap_cnt== 3'd7);//采样计数assign uart_rx_done = (bit_cnt== 9)&&(baud_div == BAUD_DIV >> 1);//当停止位开始，提前半停止位，发送uart_rx_done信号，以便提前准备进入下一个数据的接收
assign bit_data = (rx_bit_tmp < 5'd15) ? 0 : 1; //rx_bit_tmp用于多次采样，通过计算采样到高电平次数和低电平次数，判断本次采样是高电平还是低电平，提高抗干扰能力//连续5次信号拉低，判断开始传输assign I_uart_rxnt= I_uart_rx_r | I_uart_rx_r | I_uart_rx_r | I_uart_rx_r | I_uart_rx_r;assign O_uart_rdata = rx_data;assign O_uart_rvalid= uart_rx_done;
//波特率计数器always@(posedge I_clk)begin if(bps_start_en && baud_div < BAUD_DIV) //baud_div计数，目标值BAUD_DIV baud_div <= baud_div + 1'b1; else baud_div <= 14'd0;end
//8bit采样使能，8倍波特率采样，也就是这个计数器，用于产生8倍过采样always@(posedge I_clk)begin if(bps_start_en && samp_cnt < BAUD_DIV_SAMP) //bps_start_en高电平有效，开始对bit进行采样，samp_cnt以8倍于波特率速度对每个bit采样 samp_cnt <= samp_cnt + 1'b1; //samp_cnt计数+1 else samp_cnt <= 14'd0; //samp_cnt计数清零end
//uart rx bus asynchronous to Synchronousalways@(posedge I_clk)begin I_uart_rx_r <= {I_uart_rx_r,I_uart_rx}; //I_uart_rx的数据存入I_uart_rx_r进行缓存end
//uart接收启动检查always@(posedge I_clk)begin if(I_uart_rstn == 1'b0 || uart_rx_done || start_check_failed) //bps_start_en拉低的三种情况，复位、接收完成、校验失败 bps_start_en <= 1'b0; //接收结束 else if((I_uart_rxnt == 1'b0)&(bps_start_en==1'b0))//当判断到I_uart_rxnt == 1'b0，并且总线之前空闲(bps_start_en==1'b0，代表总线空闲) bps_start_en <= 1'b1;//使能波特率计数器使能end
//uart接收启动使能always@(posedge I_clk)begin bps_start_en_r <= bps_start_en; //bps_start_en信号打一拍，方便后续上升沿捕捉end
always@(posedge I_clk)begin if(I_uart_rstn == 1'b0 || start_check_failed)begin//当系统复位，或者start_check_failed，重置start_check_done和start_check_failed start_check_done <= 1'b0; start_check_failed<= 1'b0; end else if(bps_start_en == 1'b1&&bps_start_en_r == 1'b0) begin//当检测到start信号，也重置start_check_done和start_check_failed start_check_done <= 1'b0; start_check_failed<= 1'b0; end else if((bit_cap_done&&bit_cap_done_r==1'b0)&&(start_check_done == 1'b0))begin//第一个波特率采样，用于判断是否一个有效的起始位，如果不是有效的，start_check_failed设置为1 start_check_failed <= bit_data ? 1'b1 : 1'b0; start_check_done <= 1'b1;//不管是否start_check_failed==1，都会设置start_check_done=1，但是start_check_failed==1，会下一个系统时钟重置start_check_done=0 end end
//bits 计数器always@(posedge I_clk)begin if(I_uart_rstn == 1'b0 || uart_rx_done || bps_start_en == 1'b0)//复位、接收完成、或者总线空闲(bps_start_en == 1'b0),重置bit_cnt bit_cnt <= 4'd0; else if(bps_en)//每一个bps_en有效，加1 bit_cnt <= bit_cnt + 1'b1;// bit_cnt计数器用于计算当前采样了第几个bitend
//8次过采样，提高抗干扰always@(posedge I_clk)begin if(I_uart_rstn == 1'b0 || bps_en == 1'b1 || bps_start_en == 1'b0) begin //当I_uart_rstn=0或者bps_en=1或者bps_start_en==0，重置cap_cnt和rx_bit_tmp cap_cnt <= 4'd0; rx_bit_tmp<= 5'd15; end else if(samp_en)begin//bit采样使能 cap_cnt <= cap_cnt + 1'b1;//cap_cnt用于记录了当前是第几次过采样，1个bit采样8次 rx_bit_tmp<= I_uart_rx_r ? rx_bit_tmp + 1'b1 :rx_bit_tmp - 1'b1; //多次采样，如果是高电平+1,如果是低电平-1，最终看本次bit采样结束rx_bit_tmp如果小于15代表是低电平 end end
//寄存一次bit_cap_done，用于产生高电平触发脉冲下面用到always@(posedge I_clk) bit_cap_done_r <= bit_cap_done;
always@(posedge I_clk)begin if(I_uart_rstn == 1'b0 || bps_start_en == 1'b0)//当复位或者总线空闲，重置rx_data rx_data<= 8'd0; else if(start_check_done&&(bit_cap_done&&bit_cap_done_r==1'b0)&&bit_cnt < 9)//当start_check_done有效，并且bit_cnt<9,每次bit_cap_done有效，完成一次移位寄存 rx_data<= {bit_data,rx_data}; //串并转换，将数据存入rx_data 中，共8位end
endmodule
3 FPGA工程fpga工程的创建过程不再重复，如有不清楚的请看前面实验(注意以下FPGA芯片型号以实际的为准)米联客的代码管理规范,在对应的FPGA工程路径下创建uisrc路径，并且创建以下文件夹01_rtl:放用户编写的rtl代码02_sim:仿真文件或者工程03_ip:放使用到的ip文件04_pin:放fpga的pin脚约束文件或者时序约束文件05_boot:放编译好的bit或者bin文件(一般为空)06_doc:放本一些相关文档(一般为空)4 仿真测试4.1 添加仿真测试源码仿真测试文件存放在工程目录uisrc\02_sim中，源码如下：
module uart_top_tb();
localparam BPS = 'd115200 ; //波特率localparam CLK_FRE = 'd50_000_000 ; //系统频率localparam CLK_TIME ='d500_000_000 /CLK_FRE;//计算系统时钟周期，以ns为单位localparam BIT_TIME = 'd500_000_000/ BPS ; //计算出传输每个bit所需要的时间以ns为单位localparam NUM_BYTES= 3; //需要发送的BYTES
reg I_sysclk; //系统时钟reg bsp_clk ; //波特率时钟reg O_uart_tx; //uart 数据发送,该信号接入到，FPGA的uart 接收wire I_uart_rx; //uart 数据接收,该信号接入到，FPGA的uart 发送reg uart_send_data; //需要发送的数据reg uart_send_data_r; //寄存每次需要发送的BYTE
integer i,j;
//例化顶层模块uart_top uart_top_inst(.I_sysclk(I_sysclk),.I_uart_rx(O_uart_tx),.O_uart_tx(I_uart_rx));
//仿真初始化initial begin
//初始化REG寄存器I_sysclk =0;bsp_clk= 0;O_uart_tx= 1;i=0;j=0;
uart_send_data =0;uart_send_data_r =0;
#20000;//延迟20000ns,等待uart测试代码中的复位延迟
uart_send_data[(0*8) +: 8] = 8'b1001_0101;//初始化需要发送的第1个BYTEuart_send_data[(1*8) +: 8] = 8'b0000_0101;//初始化需要发送的第2个BYTEuart_send_data[(2*8) +: 8] = 8'b1000_0100;//初始化需要发送的第3个BYTE
//uart tx 发送数据for(i=0; i<NUM_BYTES;i=i+1)begin
uart_send_data_r = uart_send_data[(i*8) +: 8];//寄存需要发送的数据到寄存器 $display("uart_send_data : 0x%h",uart_send_data_r);//打印准备发送的数据
@(posedge bsp_clk);//发送起始位1bit O_uart_tx = 1'b0;
for(j=0;j<8;j=j+1)begin//发送数据8bits @(posedge bsp_clk);//发送 O_uart_tx = uart_send_data_r; end
@(posedge bsp_clk);//发送停止位1bit O_uart_tx = 1'b1;
end @(posedge bsp_clk); #200 $finish; end
always #(CLK_TIME/2) I_sysclk = ~I_sysclk; //产生主时钟always #(BIT_TIME/2) bsp_clk= ~bsp_clk; //产生波特率时钟
endmodule
4.2 开始仿真选择我们主程序信号添加进观察窗删除多余的信号
点击run按键，开始仿真观察发送程序的仿真结果准确无误本实验只完成仿真演示，在下一个实验中完成uart收发环路实验。
页:
[1]