米联客MLK-F27-CU02-KU3P-KU5P AMD MPSOC开发板硬件手册
1 整体概述Kintex UltraScale+ MKU3P/KU5P是米联客电子Kintex UltraScale+系列开发平台的全新高端产品。其核心模块集成电源管理：0.85V核心电源，最大输出24A。用户基于核心模块设计功能底板（提供功能底板设计方案）。降低项目功能底板设计难度和生产成本，加速项目开发。其应用领域包含高速通信；机器视觉、伺服系统、视频采集、消费电子；项目研发前期验证；电子类相关专业开发人员学习。2硬件参数概述Kintex UltraScale+ MKU3P/KU5P硬件参数
SOC型号XCKU3P/KU5P-1FFVB676I
FPGA主要参数型号XCKU3P-1FFVB676IXCKU5P-1FFVB676I
构架Kintex UltraScale+Kintex UltraScale+
速度等级-1-1
逻辑单元(Logic Cells)356K475K
Total Block RAM12.7Mb16.9Mb
UltraRAM13.5Mb18Mb
DSP(DSP slices)13681824
CLB Flip-Flops325K434K
CLB LUTs163K217K
GTY Transceiver16对16对
DDR42GB DDR4（单片1GB*2片），数据带宽2400MHz*32bit
FLASH256Mbit QSPI FLASH 1片，速度 4bit*125Mbps
时钟管理1 颗 100M 单端时钟，1 颗 100M 差分时钟
电源管理0.85V 核心电源，最大输出 24A
拨码开关模式选择
USB UART底板1路USB UART
以太网底板2路10/100/100以太网，最高1000Mbit/s
QSFP接口核心板1路QSFP 100G接口
ZSFP核心板2路ZSFP 25G接口
SFP底板2路SFP+ 10G接口
MIPI底板2路MIPI
HDMI接口底板1路HDMI输出
PCIE3.0接口底板PCIE3.0 X4
HEP1路HEP（1个HP BANK+1个GTY BANK）
FEP1路FEP（2个HD BANK）
JTAG接口核心板1个，底板1个
按键核心板1个，底板1个
LED核心板3个，底板2个
底板外形111x210 mm
核心板板载连接器FX10A-140P/14-SVx1、 FX10A-168P-SV x2
底板板载连接器FX10A-140S/14-SVx1、 FX10A-168S-SV x2
电源DC-12V/2A
主机6PIN电源接口连接电脑主机内的6PIN供电线
注意：KU3P与KU5P仅主芯片不同其余外设全部相同。
4功能底板
注意：示意图只标注芯片位置，并不代表实物，使用者请根据实际使用的功能底板进行开发。
注意：KU3P与KU5P开发板仅FPGA不一样其他外设全部一样。
5硬件详细描述
1: Kintex Ultrascale+
MKU3P核心模块搭载一颗Xilinx Ultrascale+FPGA芯片，型号：XCKU3P-1FFVB676I。此芯片封装是FFVB676，速度等级是-1，温度等级是工业级。具备了硬件编程和软件编程功能。
SOC型号XCKU3P-1FFVB676I
FPGA主要参数型号XCKU3P-1FFVB676I
构架Kintex UltraScale+
速度等级-1
Logic Cells356K
Total Block RAM12.7Mb
UltraRAM13.5Mb
DSP Slices1368
CLB Flip-Flops325K
CLB LUTs163K
GTY Transceiver16对
引出IO:
核心模块MLK-CU02-KU3P
引出GTY16对GTY
引出IO156个IO/78对差分对
MKU5P核心模块搭载一颗Xilinx Ultrascale+FPGA芯片，型号：XCKU5P-1FFVB676I。此芯片封装是FFVB676，速度等级是-1，温度等级是工业级。具备了硬件编程和软件编程功能。
SOC型号XCKU5P-1FFVB676I
FPGA主要参数型号XCKU5P-1FFVB676I
构架Kintex UltraScale+
速度等级-1
Logic Cells475K
Total Block RAM16.9Mb
UltraRAM18Mb
DSP Slices1824
CLB Flip-Flops434K
CLB LUTs217K
GTYTransceiver16对
引出IO:
核心模块MLK-CU02-KU5P
引出GTY16对GTY
引出IO156个IO/78对差分对
2:DDR内存
MKU3P/5P 核心模块搭载了 2 片镁光（Micron）的 DDR4 内存，现型号MT40A512M16LY-062E-IT-E。单片内存大小为1GB, 数据接口 16bit，2 片 DDR4 内存共有 2GB。内存数据主频高达 2400MHz，数据带宽可达 2400MHz*32bit；核心模块根据市场供货，以及商业及工业级会选用以下几种型号进行量产： MT40A512M16LY-062E(商业级DDR 用于商业级核心模块) MT40A512M16LY-062E-IT-E(工业级DDR 用于工业级核心模块)
开发板采用高速布线，DDR4 的硬件设计需要严格考虑信号完整性，开发板的电路及 PCB 设计已经充分考虑了匹配电阻/终端电阻，走线阻抗控制，走线等长控制，以确保DDR4稳定工作。
3:PROM SPI FALSH
MKU3P/5P 核心模块具有 1片 4bitSPI FLASH，型号是 IS25WP256D-JLLE。FLASH可用于保存数据和代码，初始化 PL部分子系统。注意：核心板模块的QSPI FLASH型号根据市场货源而定，目前米联客使用以下3种型号，客户购买板卡的时候如果需要知道型号可以问下客服，一般编程可以不需要知道型号。MT25QL256ABA1EW9-0SITS25FL256SAGNFI000S25FL256SAGNFI001以下为部分IO原理图。
4:系统时钟MKU3P/5P 核心模块上具备一颗 100MHZ 的单端时钟，一颗 100MHZ 差分时钟； 4.1:核心模块时钟核心模块时钟1：100MHz单端时钟
核心模块时钟2：100MHz差分时钟
5:系统复位芯片支持上电复位，复位整个芯片。
6:核心模块电源管理核心模块集成电源管理，核心板输入电压 12V 。 1、核心模块提供 0.85V 核心电源，最大输出 24A。 2、核心模块提供 0.85V、1.8V、3.3V、2.5V、0.6V、1.2V 等电源。 3、核心模块电源由底板供电（核心板也可以单独供电）。 核心模块上电时序如下：
7:功能底板电源管理底板集成电源管理，电源输入12V，输出1.8V、3.3V、5V等。
8: ZSFP
核心模块具有 2 路 ZSFP 接口，可接市场上通用的光模块，用于高速信号传输。KUP核心板具有 16对 GTY，其中 2 对用于 ZSFP 接口。 ZSFP 接口可以接千兆光模块，做千兆光纤通信；ZSFP接口可以接万兆光模块，做万兆光纤通信。 ZSFP 接口可以接千兆电口模块，实现千兆以太网通信；ZSFP接口可以接万兆模块，实现万兆以 太网通信。以下为部分IO原理图
9:QSFP28
核心模块具有 1 路 QSFP 接口，可接市场上通用的光模块，用于高速信号传输。KUP核心板具有16 对 GTY，其中 4对用于 QSFP 接口。以下为部分IO原理图。
10:JTAG接口
底板及核心板各具有一路JTAG接口，以供下载和调试。
11: USB UART
功能底板集成了1颗CP2104,可以实现串口数据通信，方便系统调试。以下为部分输入IO原理图。
以下为串口部分电源，串口5V电源由主机提供后经过电源芯片转换为1V8；
12: 10/100/1000M以太网
开发板底板具有2路千兆以太网口，用户进行千兆网络通信开发，收发总线与对应时钟严格等长。
以下为ETHA部分IO原理图。
以太网芯片使用一颗单独的为25M单端时钟，确保时钟的稳定性。以下为ETHB部分IO原理图。
以太网芯片使用一颗单独的为25M单端时钟，确保时钟的稳定性。
13:MIPI接口
开发板具有两路MIPI接口
14:HDMI
功能底板的HDMI输出接口直接由FPGA驱动，支持最大1080@60fps输出。以下为部分IO原理图。
以下为HDMI OUT上拉电源
15:PCIE3.0接口
板载PCIE具备 4 对 GTY 收发器，可用于 PCIE 3.0高速通信。PCIE时钟由主机提供。
16:SFP+接口
开发板底板具有2路SFP+接口，可接市场上通用的光模块，用于高速信号传输。SFP+接口可以接千兆光模块，做千兆光纤通信；SFP+接口可以接万兆光模块，做万兆光纤通信。SFP+接口可以接千兆电口模块，实现千兆以太网通信；SFP+接口可以接万兆模块，实现万兆以太网通信。
以下为IO部分原理图：
17:FEP接口
板载4个FEP(Fast Expand Port) 60 PIN 的 HEADER 。其中两个FEP 接口构成一组FEPX2, 4个FEP构成两组。板载2路FEP接口及HEPA和FEPBHEPA:（1个HP BANK+1个GTYBANK）FEPB:（2个HD BANK）以下为部分HEPA接口IO原理图。HEPA带有1整个GTY 高速收发器（仅HEP接口有，FEP接口无）
HEPA带有1整个HP BANK,其中带彩色的2对标注信号为HP BANK GC全局时钟信号；
Xilinx FPGA HP BANK电平只支持1.2V-1.8V不支持3.3V；
HEPA接口的HP BANK支持ADJ，ADJ调节如下图，可用跳线帽调节1.2V或1.8V,发货默认1.8V;出厂自带一只跳线帽；
注：禁止带电调节ADJ电压，否则可能击穿FPGA芯片！！！
HEPA接口HP BANK 24对差分对/48GPIO已做全部等长；误差5mil；HEPA接口GTY BANK未做全部等长，只做了对内等长；误差5mil；
以下为部分FEPB接口IO原理图。FEPB带有2个HD BANK；其中带彩色的2对标注信号为HD BANK HDGC局部时钟信号；
Xilinx FPGA HD BANK电平只支持1.2V-3.3V
FEPB接口的HD BANK支持ADJ，ADJ调节如下图，可用跳线帽调节3.3V或1.8V,发货默认1.8V;出厂自带一只跳线帽；注：禁止带电调节ADJ电压，否则可能击穿FPGA芯片！！！
FEPB接口2组HD BANK 24对差分对/48GPIO已做全部等长；误差5mil； 2个HD BANK走线已在底板上做补偿接出至FEPB的IO全部等长；
18:按键
18.1:核心板按键
开发板核心板具备1个键输入，默认上拉，当按键按下时，接GND。
18.2:底板按键
开发板底板具备1个键输入，默认上拉，当按键按下时，接GND。
19:LED19.1:核心板LED
开发板核心板具有3用户LED。默认上拉，当对应管脚设置为高电平时灯灭，当对应管脚设置为低电平时灯亮。
19.2:底板LED
底板具有2（可用）LED。默认上拉，当对应管脚设置为高电平时灯灭，当对应管脚设置为低电平时灯亮。
20:电源底板具有一个12V电源供电接口。此接口电源供电，可以用于实际开发和测试，请使用配套电源或稳压电源对开发板进行供电，板卡配套电源为DC-12V/2A。
21:风扇及散热片
FPGA正常工作时会产生大量的热量，开发板主芯片增加了一套散热风扇（散热片+风扇），防止芯片过热。风扇由底板电源供电。开发板出厂前，已安装风扇。6 XCKU3P/5P-1FFVB676I BANK分布
7 尺寸图
附录1:命名规则米联客硬件全新启用新的命名规则，对于老的型号，两个名字会同时使用1 核心模块命名规则
2 开发平台命名规则S-代表单板F-代表核心板+底板方式的FEP扩展接口的开发平台H-代表核心板+底板方式的FMC-HPC扩展接口的开发平台L-代表核心板+底板方式的FMC-LPC扩展接口的开发平台
附录2:常见问题1 联系方式技术交流群网址： https://www.uisrc.com/f-380.html查看最新可以加入的QQ群 技术微信：18951232035技术电话：18951232035 官方微信公众号（新微信公众号）：
2 售后1、7天无理由退货(人为原因除外)2、质保期限：本司产品自快递签收之日起，提供一年质保服务(主芯片，比如FPGA 或者CPU等除外)。 3、维修换货，需提供淘宝订单编号或合同编号，联系销售/技术支持安排退回事宜。售后维修请登录工单系统：https://www.uisrc.com/plugin.php?id=x7ree_service4、以下情形不属于质保范畴。A:由于用户使用不当造成板子的损坏：比如电压过高造成的开发板短路，自行焊接造成的焊盘脱落、铜线起皮等 B:用户日常维护不当造成板子的损坏：比如放置不当导致线路板腐蚀、基板出现裂纹等5、质保范畴外（上方第4条）及质保期限以外的产品，本司提供有偿维修服务。维修仅收取器件材料成本，往返运费全部由客户承担。6、寄回地址，登录网页获取最新的售后地址：https://www.uisrc.com/t-1982.html3 销售天猫米联客旗舰店：https://milianke.tmall.com京东米联客旗舰店：https://milianke.jd.com/FPGA|SOC生态店：https://milianke.taobao.com 销售电话：18921033576 常州溧阳总部：常州溧阳市中关村吴潭渡路雅创高科制造谷 10-1幢楼4 在线视频https://www.uisrc.com/video.html5 资源下载https://www.uisrc.com/download.html6 软件或其他下载https://www.uisrc.com/f-download.html
页:
[1]