- 请问 1G/2.5G Ethernet PCS/PMA or SGMII 怎么把 resetdone拉高 (0篇回复)
- ILA使用异常 (0篇回复)
- 测试使用千兆光转电模块小问题 (0篇回复)
- 管脚约束疑问 (2篇回复)
- XADC无法读取温度 (1篇回复)
- 关于lwip的使用问题 (1篇回复)
- UCOSiii请教 (0篇回复)
- 音频卡ADAU1761采集配置问题 (0篇回复)
- MK7352板卡光纤接口测试问题 (0篇回复)
- 关于DMA的时间消耗的分析 (2篇回复)
- 一段式状态机与三段式状态机 (0篇回复)
- 7Z020怎样才能支持telnet和ftp (0篇回复)
- lwip问题请教 (2篇回复)
- 7020b板子上的摄像头接口处的隔离芯片 (2篇回复)
- EMIO计数必须从54开始计数吗? (5篇回复)
- 7035fd 02_hardware 02原理图 查找不到管脚资源 (2篇回复)
- 综合后,手动添加管脚约束 I/O Ports 找不到对应的变量名 (3篇回复)
- DDR MIG 视频教程问题 (1篇回复)
- CH05 FPGA 程序的固化和下载 流水灯不能呈现 (3篇回复)
- 参考米联客HLS缩放IP生成的板级驱动包缺少包含文件 (1篇回复)
- ddr3的读写地址问题 (1篇回复)
- 请教 ps是如何通过基地址访问外设pl的 (6篇回复)
- ZYNQ PL端GTX通信 (3篇回复)
- FPGA跨时钟检测上升沿简单处理方法 (0篇回复)
- FPGA跨时钟信号同步简单处理方法 (0篇回复)
- XC7A35T的核心板 (1篇回复)
- PHY问题请教 (2篇回复)
- 如何用资料里的例程搭建用户自定平台,如何写TCL文件 (0篇回复)
- 如何用资料里的例程搭建用户自定平台,如何写TCL文件 (0篇回复)
- MA703FA中的HDMI输入输出例程中遇到的问题(CH11_hdmi_in_demo) (2篇回复)
- xilinx SDK 提示 DONE pin is not high on targr FPGA…… (2篇回复)
- MZ7100FA开发板lvds接口问题 (2篇回复)
- 关于PCIe的ADC数据采集 (3篇回复)
- GTX光纤通信 参考时钟管脚约束问题 (2篇回复)
- 7045GXT使用aurora-64b/66bIP报错,导致数据丢失问题 (3篇回复)
- 7020 CH19 利用BRAM进行PL和PS间通信 (3篇回复)
- 想请问一下,ZYNQ可以实现中断嵌套吗 (4篇回复)
- sdk调试路径问题请教 (3篇回复)
- MK7160开发板教程中MIG配置的疑问 (1篇回复)
- 7020 CH14 EMMC读写实验中如何找到写进去的数据 (1篇回复)
- 网口问题请教 (3篇回复)
- 7030PCIe部分XDMA的vs代码问题 (3篇回复)
- MK7325FA有没有完整约束文件? (1篇回复)
- 关于PCIe部分PIO中修改GTP约束的疑问 (2篇回复)
- 怎么加入技术支持的QQ群? (2篇回复)
- AD9481属于SDR还是DDR (3篇回复)
- SDK无法进入函数内部打断点,stepinto直接进汇编? (2篇回复)
- CH19 利用BRAM进行PS与PL间数据交互历程中 (2篇回复)
- 请教zynq7020对巨帧支持的问题 (1篇回复)
- MIG 三缓存 视频缓冲 问题请教 想应用在数据传输 (2篇回复)